IRIS

Cardarilli, G.c., Ottavi, M., Pontarelli, S., Re, M., Salsano, A. (2003). Error detection in signed digit arithmetic circuit with parity checker [adder example]. In Defect and Fault Tolerance in VLSI Systems, 2003. Proceedings. 18th IEEE International Symposium on (pp.401-408) [10.1109/DFTVS.2003.1250137].

Error detection in signed digit arithmetic circuit with parity checker [adder example]

CARDARILLI, GIAN CARLO;OTTAVI, MARCO;PONTARELLI, SALVATORE;RE, MARCO;SALSANO, ADELIO
2003-01-01
18th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems
2003
Rilevanza internazionale
2003
Settore ING-INF/01 - ELETTRONICA
English
Intervento a convegno
Cardarilli, G.c., Ottavi, M., Pontarelli, S., Re, M., Salsano, A. (2003). Error detection in signed digit arithmetic circuit with parity checker [adder example]. In Defect and Fault Tolerance in VLSI Systems, 2003. Proceedings. 18th IEEE International Symposium on (pp.401-408) [10.1109/DFTVS.2003.1250137].
Cardarilli, Gc; Ottavi, M; Pontarelli, S; Re, M; Salsano, A
02 - Intervento a convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/2108/93751
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus ND
  • ???jsp.display-item.citation.isi??? ND
social impact