Arithmetic/logic blocks for fine-grained reconfigurable units

Cardarilli, Gc; Di Nunzio, L; Re, M

doi:10.1109/ISCAS.2009.5118184

Cardarilli, G.c., Di Nunzio, L., Re, M. (2009). Arithmetic/logic blocks for fine-grained reconfigurable units. In Circuits and Systems, 2009. ISCAS 2009. IEEE International Symposium on (pp.2001-2004). IEEE [10.1109/ISCAS.2009.5118184].

Arithmetic/logic blocks for fine-grained reconfigurable units

CARDARILLI, GIAN CARLO;Di Nunzio, L;RE, MARCO

2009-01-01

Scheda breve

Scheda completa

Scheda completa (DC)

	Nome del convegno
	
				Circuits and Systems, 2009. ISCAS 2009. IEEE International Symposium on
			
	Luogo del convegno
	
				Taipei, Taiwan
			
	Anno del convegno
	
				2009
			
	Organizzatore/i del convegno
	
				IEEE
			
	Rilevanza del convegno
	
				Rilevanza internazionale
			
	Tipo di relazione
	
				contributo
			
	Data di pubblicazione
	
				2009
			
	DOI dell'intervento
	
				https://dx.doi.org/10.1109/ISCAS.2009.5118184
			
	Settore disciplinare dell'intervento
	
				Settore ING-INF/01 - ELETTRONICA
			
	Lingua del contenuto
	
				English
			
	Parole chiave
	
				DSP processors;arithmetic-logic blocks;fine-grained reconfigurable units;fixed structure unit;floating-point units;logic-arithmetic operators;lookup tables;reconfigurable cells;digital signal processing chips;logic circuits;random-access storage;reconfigurable architectures;table lookup;
			
	Tipologia
	
				Intervento a convegno
			
	Citazione
	
				Cardarilli, G.c., Di Nunzio, L., Re, M. (2009). Arithmetic/logic blocks for fine-grained reconfigurable units. In Circuits and Systems, 2009. ISCAS 2009. IEEE International Symposium on (pp.2001-2004). IEEE [10.1109/ISCAS.2009.5118184].
			
	Tutti gli autori
	
						Cardarilli, Gc; Di Nunzio, L; Re, M
					
	Appare nelle tipologie:
	
				02 - Intervento a convegno