IRIS

Sargeni, F., Bonaiuto, V. (2010). Multi-chip architecture for IF neural network. In Midwest symposium on circuits and systems (pp.1210-1213) [10.1109/MWSCAS.2010.5548649].

Multi-chip architecture for IF neural network

SARGENI, FAUSTO;BONAIUTO, VINCENZO
2010-01-01
53rd IEEE international midwest symposium on circuits and systems (MWSCAS 2010)
Rilevanza internazionale
2010
Settore ING-IND/31 - ELETTROTECNICA
English
Intervento a convegno
Sargeni, F., Bonaiuto, V. (2010). Multi-chip architecture for IF neural network. In Midwest symposium on circuits and systems (pp.1210-1213) [10.1109/MWSCAS.2010.5548649].
Sargeni, F; Bonaiuto, V
02 - Intervento a convegno
File in questo prodotto:
Non ci sono file associati a questo prodotto.

I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/2108/22377
Citazioni
  • ???jsp.display-item.citation.pmc??? ND
  • Scopus 1
  • ???jsp.display-item.citation.isi??? 1
social impact