Attenzione: i dati modificati non sono ancora stati salvati. Per confermare inserimenti o cancellazioni di voci è necessario confermare con il tasto SALVA/INSERISCI in fondo alla pagina
IRIS
This paper deals with a synchronous demodulation scheme to be used to obtain the speed and position from resolver position sensor. Proposed algorithm is intended to be implemented on a FPGA to provide the elaborated information for very low latency control loops. Moreover, resolver excitation circuit has been simplified working directly with a square wave signal. Resolver frequency behavior has been also taken into account due to the non-sinusoidal excitation.
Lidozzi, A., Sabatini, V., Bifaretti, S., Brown, G., Solero, L., Crescimbini, F. (2017). Resolver-To-digital converter with synchronous demodulation for FPGA based low-latency control loops. In 19th European Conference on Power Electronics and Applications, EPE’17 ECCE Europe (pp.P.1-P.7). EPE [10.23919/EPE17ECCEEurope.2017.8099192].
Resolver-To-digital converter with synchronous demodulation for FPGA based low-latency control loops
Lidozzi A.;Sabatini V.;Bifaretti S.;Brown G.;Solero L.;Crescimbini F.
2017-01-01
Abstract
This paper deals with a synchronous demodulation scheme to be used to obtain the speed and position from resolver position sensor. Proposed algorithm is intended to be implemented on a FPGA to provide the elaborated information for very low latency control loops. Moreover, resolver excitation circuit has been simplified working directly with a square wave signal. Resolver frequency behavior has been also taken into account due to the non-sinusoidal excitation.
Settore ING-IND/32 - CONVERTITORI, MACCHINE E AZIONAMENTI ELETTRICI
English
Intervento a convegno
Lidozzi, A., Sabatini, V., Bifaretti, S., Brown, G., Solero, L., Crescimbini, F. (2017). Resolver-To-digital converter with synchronous demodulation for FPGA based low-latency control loops. In 19th European Conference on Power Electronics and Applications, EPE’17 ECCE Europe (pp.P.1-P.7). EPE [10.23919/EPE17ECCEEurope.2017.8099192].
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/2108/194375
Citazioni
ND
4
0
social impact
Conferma cancellazione
Sei sicuro che questo prodotto debba essere cancellato?
simulazione ASN
Il report seguente simula gli indicatori relativi alla propria produzione scientifica in relazione alle soglie ASN 2023-2025 del proprio SC/SSD. Si ricorda che il superamento dei valori soglia (almeno 2 su 3) è requisito necessario ma non sufficiente al conseguimento dell'abilitazione. La simulazione si basa sui dati IRIS e sugli indicatori bibliometrici alla data indicata e non tiene conto di eventuali periodi di congedo obbligatorio, che in sede di domanda ASN danno diritto a incrementi percentuali dei valori. La simulazione può differire dall'esito di un’eventuale domanda ASN sia per errori di catalogazione e/o dati mancanti in IRIS, sia per la variabilità dei dati bibliometrici nel tempo. Si consideri che Anvur calcola i valori degli indicatori all'ultima data utile per la presentazione delle domande.
La presente simulazione è stata realizzata sulla base delle specifiche raccolte sul tavolo ER del Focus Group IRIS coordinato dall’Università di Modena e Reggio Emilia e delle regole riportate nel DM 589/2018 e allegata Tabella A. Cineca, l’Università di Modena e Reggio Emilia e il Focus Group IRIS non si assumono alcuna responsabilità in merito all’uso che il diretto interessato o terzi faranno della simulazione. Si specifica inoltre che la simulazione contiene calcoli effettuati con dati e algoritmi di pubblico dominio e deve quindi essere considerata come un mero ausilio al calcolo svolgibile manualmente o con strumenti equivalenti.
