



UNIVERSITÀ DEGLI STUDI DI ROMA
"TOR VERGATA"

FACOLTA' DI INGEGNERIA ELETTRONICA

DOTTORATO DI RICERCA IN INGEGNERIA DELLE
TELECOMUNICAZIONI E MICROELETTRONICA

XXI CICLO

CARATTERIZZAZIONE E MODELLISTICA DI
TRANSISTORI AD ALTA FREQUENZA PER APPLICAZIONI
AD ALTA POTENZA ED A BASSO RUMORE

Antonio Nanni

A.A. 2008/2009

Docente Guida/Tutor: Prof. Ernesto Limiti

Coordinatore: Prof. Giuseppe Bianchi

Sommario

Sommario	I
Introduzione alla Tesi	IV
Capitolo 1 Caratterizzazione Lineare di Transistori HBV per Applicazioni ad Alta Potenza e Basso Rumore	8
1.1 Introduzione	8
1.2 Dispositivi HEMT in GaN	11
1.3 Tecnica realizzativa di Gate a Field Plate	15
1.4 Prestazioni di Guadagno di HBV FETs	21
1.4.1 HBV FETs in tecnologia GaAs	25
1.4.2 HBV FETs in tecnologia GaN	32
1.4.2.1 CPW FET con Lunghezza di Gate 0.5 μm	33
1.4.2.2 MS FET con Lunghezza di Gate 0.5 μm	34
1.4.2.3 CPW FET con Lunghezza di Gate 0.25 μm	35
1.4.2.4 MS FET con Lunghezza di Gate 0.25 μm	36
1.4.2.5 Confronto delle Prestazioni di Guadagno di GaN FET	37
1.5 Caratterizzazione di Rumore di HBV FETs	39
1.5.1 Cold-Source Pull: Calibrazione del Ricevitore	44
1.5.2 Principio della Misura di Rumore Cold	52
1.5.3 Banco di Misura Cold-Source Pull	57
1.5.4 Caratterizzazione del Banco di Misura	59
1.5.5 Cold-Source Pull di HBV GaN FET	63
1.5.6 Cold-Source Pull di HBV GaAs FET	70
1.5.7 Studio della Sensibilità di Misure di Cold-Source Pull	72

Capitolo 2	Modellistica di Transistori HBV per Applicazioni a Basso Rumore	76
2.1	Introduzione	76
2.2	Modellistica di FET ad Alta Frequenza	78
2.3	Approccio di Modellistica a Circuito Equivalente	80
2.3.1	Valutazione degli Elementi Parassiti	81
2.3.2	Estrazione delle Capacità Parassite	83
2.3.3	Estrazione delle Resistenze Parassite	90
2.3.4	Estrazione delle Induttanze Parassite	95
2.3.5	Valutazione dell’Intrinseco ed Estrazione del Modello	100
2.4	Modello di Rumore a Temperatura Equivalente	107
2.4.1	Misure F_{50}	111
2.4.2	Estrazione del Modello a Temperatura Equivalente di Rumore	113
2.5	Modello di Rumore tramite Algoritmo di Lane	116
2.5.1	Applicazione di Lane alle Misure di Cold-Source Pull	119
2.5.2	Sensibilità di Misure di Cold-Source Pull Tramite Lane	123
Capitolo 3	Caratterizzazione Non Lineare di HBV FET per Applicazioni di Potenza	126
3.1	Introduzione	126
3.2	Problematiche Termiche per la Caratterizzazione I/V di HBV FET	128
3.3	Fenomeni di Dispersione nella Caratterizzazione I/V di HBV FET	131
3.3.1	Misure I/V Impulsate di HBV FET	137
3.3.2	Misure I/V Impulsate di HBV GaAs FET	139
3.3.3	Misure I/V Impulsate di HBV GaN FET	145
3.4	Problematiche dei Sistemi Commerciali Impulsati	148
3.5	Approccio alternativo al problema della caratterizzazione dinamica I/V	150
3.6	Banco di misura per la caratterizzazione dinamica I/V	156
3.6.1	Calibrazione del Banco di Misura	157
3.6.2	Misura Calibrata di Curve I/V dinamiche	163
3.6.3	Implementazione della Rete di Tuning	165

3.6.4	Validazione del Banco di Misura	170
3.7	Misure di Load Pull	175
3.7.1	Caratterizzazione di Potenza di HBV GaAs FET	178
3.7.2	Caratterizzazione di Potenza di HBV GaN FET	183
Capitolo 4 Modellistica non lineare di Transistori HBV per Applicazioni di Potenza		188
4.1	Introduzione	188
4.2	Circuito Equivalente Non Lineare di Angelov-Zirath	191
4.3	Estrazione del Modello Non Lineare	196
4.3.1	Validazione del Modello Non Lineare di HBV GaN FET	202
4.4	Possibili Applicazioni del Modello Non Lineare	210
4.4.1	Approccio di Volterra	211
4.4.2	Validazione dell'Approccio di Volterra	217
Conclusioni		224
Riferimenti Bibliografici		227
Indice delle Figure		232

Introduzione alla Tesi

Le applicazioni commerciali nel settore delle comunicazioni personali e wireless, nei sistemi di telerilevamento e RADAR, nonché per l'elettronica di bordo satellitare ed avionica, richiedono all'elettronica di front-end prestazioni sempre più stringenti sia in termini di banda utilizzata che di potenza di uscita e di basso rumore. Tali richieste impongono da un lato la rivisitazione critica e l'adeguamento delle metodologie di progetto sin qui utilizzate per lo sviluppo dei sistemi a microonde/onde millimetriche, e dall'altro spingono alla ricerca di tecnologie e di dispositivi attivi in grado di soddisfare i requisiti operativi di densità di potenza a millimetro (mm) e bassa rumorosità. Rivolgendo l'attenzione alle applicazioni ad ampio segnale, le prestazioni in termini di potenza di uscita sono essenzialmente dettate dalle limitazioni fisiche imposte dal dispositivo attivo. In maggiore dettaglio, le escursioni della corrente di uscita dei transistori sono limitate dalla conduzione diretta della giunzione tra i terminali di Gate e Source e dallo strozzamento del canale attivo (pinch-off), mentre le escursioni della tensione di uscita sono confinate tra il breakdown del dispositivo e la sua zona ohmica.

E' evidente, quindi, che l'aumento delle capacità di generazione di potenza passa necessariamente per l'aumento della corrente massima sostenuta dal dispositivo, nella condizione di canale completamente aperto, e l'aumento della tensione di breakdown. Il primo approccio è di norma seguito, una volta ottimizzata la tecnologia del dispositivo, dall'aumento della periferia complessiva di Gate dello stesso (ovvero scalando le dimensioni complessive), fino a raggiungere i livelli di corrente massimi ammissibili dalla stessa tecnologia costruttiva.

Per aumentare ulteriormente la potenza di uscita si deve quindi passare necessariamente per l'aumento della tensione di breakdown del dispositivo. Tale tensione massima è limitata essenzialmente dal livello del campo elettrico raggiunto nella regione compresa tra i terminali di Gate e di Drain, che tende normalmente a raggiungere valori molto elevati, determinando successivamente l'instaurarsi di fenomeni distruttivi.

Per la realizzazione di Field Effect Transistor (FET) ad alta tensione di breakdown (High Breakdown Voltage, HBV) la ricerca mostra oggi due differenti approcci: l'utilizzo di nuovi semiconduttori, detti ad ampio Gap, (Wideband Gap, WBG) come i FET in Nitrurio di Gallio (GaN), oppure la costruzione di particolari strutture realizzative del terminale di Gate, come il Field Plate (FP), applicabile sia ai FET in Arseniuro di Gallio (GaAs) sia in GaN.

L'applicabilità di entrambi gli approcci al panorama commerciale dell'elettronica ad alta frequenza dipende principalmente dalla comprensione dei fenomeni fisici che avvengono in tali dispositivi attivi, e che tale comprensione sia opportunamente accompagnata da una precisa caratterizzazione e da un'accurata modellistica.

La fase di caratterizzazione insieme alla fase di modellazione di FET è, infatti, il punto di partenza per determinare la fattibilità e l'implementazione di un qualsiasi apparato elettronico utilizzante tecnologie innovative. La misura e la modellistica di dispositivi sono quindi due aree di ricerca che progrediscono in parallelo, ma nelle quali i progressi dell'una si traducono immediatamente in progressi dell'altra, essendo tra loro strettamente correlate.

In questo contesto la tesi di Ricerca svolta ha come obiettivo l'analisi delle prestazioni di potenza e di rumore dei nuovi HBV FET in GaAs ed in GaN e lo studio e l'ottimizzazione delle fasi di caratterizzazione e modellistica ad essi associati.

In questo lavoro di ricerca si descrive e si analizza nel Capitolo 1 la fase di caratterizzazione lineare effettuata su tali dispositivi attivi. In particolare sono presentate le prestazioni in termini di Guadagno, frequenze di taglio e Fattori di Rumore minimo delle due differenti tecnologie attraverso un banco automatico di misure a parametri [S] ed un banco di misura Cold-Source Pull.

Nel Capitolo 2 è presentato il lavoro di modellistica lineare effettuato nei tre anni di Dottorato ed orientato alle applicazioni a basso rumore su dispositivi in tecnologia GaN. In questo Capitolo sono quindi descritte e commentate le metodologie comunemente utilizzate per l'estrazione dei modelli a circuito equivalente. Tali metodologie sono state quindi applicate per la realizzazione di un modello a temperatura equivalente di rumore relativo ad un FET in

tecnologia GaN sul quale sono stati effettuati come validazione Cold-Source Pull di rumore.

Nel Capitolo 3 si rivolge l'attenzione alla caratterizzazione non lineare delle tecnologie HBV. In questo ambito è necessario individuare innanzitutto il metodo più accurato per determinare la massima corrente dei dispositivi attivi a RF, primo parametro assieme alla tensione di breakdown necessario per una corretta stima della densità di potenza a mm. E' quindi descritto un nuovo approccio, alternativo ai sistemi di misura impulsati, per il rilevamento delle correnti dinamiche di dispositivi attivi. Tale metodologia è stata applicata a FET in tecnologia HBV in GaAs. Affianco al banco implementato per la caratterizzazione delle curve I/V a RF, si descrive un banco di Source-Load Pull utilizzato per caratterizzare in potenza gli HBV FET in analisi. Tale banco permette di stimare le densità di potenza a mm associate alle nuove tecnologie.

Infine, nel Capitolo 4 è analizzato e commentato il lavoro di modellistica non lineare effettuato su HBV FET in GaN. Tale lavoro è stato finalizzato alla realizzazione di un modello non lineare seguendo l'approccio a circuito equivalente, validato dalle fasi di caratterizzazione descritte nel Capitolo 3. L'implementazione del modello ha inoltre fornito uno strumento molto utile durante la fase di progettazione di apparati elettronici ad elevata potenza ed alta linearità. Applicata l'analisi di Volterra a tale modello, si è definito un nuovo approccio di progettazione che consente di massimizzare le prestazioni di linearità di amplificatori di Potenza non riducendo le prestazioni di potenza saturata. Tale metodologia è stata validata tramite misure di Load-Pull armonico.

Capitolo 1

Caratterizzazione Lineare di Transistori HBV per Applicazioni ad Alta Potenza e Basso Rumore

1.1 Introduzione

Le tecnologie integrate per applicazioni analogiche attualmente diffuse sono senza dubbio basate su GaAs o più in generale semiconduttori composti del gruppo III-V. Le prestazioni consolidate di dispositivi in tecnologia GaAs sono un valore di potenza in uscita che si attesta normalmente poco sotto a 0.85W per millimetro di periferia di Gate (28-29dBm/mm) nelle gamme di frequenza delle microonde (fino a 30-40GHz), ottenuto con tensioni di breakdown tipiche di poco inferiori a 16V, [1].

Da un punto di vista commerciale è fondamentale ricercare particolari strutture realizzative che permettano alle tecnologie consolidate come queste di incrementare la tensione di breakdown e quindi la densità di potenza a mm. Oggi si assiste ad un forte interesse verso l'implementazione di strutture realizzative del terminale di Gate, come il Gate overlapping e il Field Plate (FP), ossia nella realizzazione tecnologica di un terminale aggiuntivo che si estenda nella regione tra Gate e Drain del dispositivo, al fine di consentire l'aumento della tensione di breakdown.

Tale terminale aggiuntivo, elettricamente connesso al terminale di Gate o di Source, ha come effetto benefico la riduzione dei valori di campo elettrico che si instaurano nella regione tra Gate e Drain a parità di differenze di potenziale applicate, e, di conseguenza, consente di aumentare ulteriormente le stesse prima che i valori di campo raggiungano i valori critici sostenibili dal dispositivo. Il risultato è così un aumento netto della tensione di breakdown e, compatibilmente con l'ottimizzazione dei profili del dispositivo e dei livelli di

drogaggio nello stesso, un aumento proporzionale delle capacità di generazione di potenza. Tali tecniche permettono quindi un sensibile incremento della tensione di breakdown da 16V fino a raggiungere 40V, portando la densità di potenza a mm da 0.85W a circa 1.4W, [2].

Unitamente al miglioramento e l'ottimizzazione delle tecnologie già esistenti, è di importanza strategica lo sviluppo di dispositivi basati su semiconduttori ad ampio gap (Wide Band Gap, WBG), quali il Carburo di Silicio (SiC) e il Nitruro di Gallio (GaN), [3]. Tale interesse è sempre da ricercare nella intrinseca capacità di tali dispositivi di presentare elevate tensioni di breakdown, oltre 70V, associati a valori di corrente massima paragonabili a quelli ottenibili con dispositivi in GaAs, come mostrato in Tabella 1.1.1, [4].

Caratteristiche\Materiali	SiC	InP	GaAs	GaN
Mobilità elettroni [cm ² /V·S]	900	5400	8500	1000
Mobilità lacune [cm ² /V·S]	300	500	400	200
Energy gap [eV]	3	1.24	1.43	3.1
Vsat. degli elet. [10 ⁷ cm/s]	1.8/2.2	1.0/2.5	1.3/2.1	1.3/2.1
Costante dielettrica relativa	9	8	12.9	14
Concentrazione intrinseca [cm ⁻³]	10 ⁶	10 ⁷	1.79 x 10 ⁶	1.5x10 ⁶
Breakdown [MV/cm]	3.0	0.5	0.4	3.0
Conduc. Termica [W/cm·K]	4.5	0.7	0.5	1.5
Resistenza substrato [Ωcm]	1 -20	> 1000	> 1000	> 1000
Transistor	MESFET HEMT	MESFET, HEMT, HBT PHEMT	MESFET, HEMT, HBT PHEMT	MESFET, HEMT

Tabella 1.1.1: Principali caratteristiche dei semiconduttori usati per realizzare transistor a Radio Frequenza (RF).

Come risultato, le prime realizzazioni di tali dispositivi dimostrano potenze di uscita ben superiori, raggiungendo di norma qualche W/mm e, come benchmark, riuscendo a dimostrare fino a 30W/mm in condizioni impulsive e per dispositivi a bassa periferia di Gate, [5].

L'aumento della tensione di breakdown ha quindi, per i dispositivi e le tecnologie in esame, una duplice ricaduta: consente infatti di realizzare stadi più compatti con la conseguente riduzione di ingombri e di costi a parità di potenza di uscita; inoltre consente di integrare, sul medesimo chip, un numero di funzionalità che possono includere, in questo caso, anche la sezione di trasmissione finale, aprendo di fatto nuovi mercati ed applicazioni, [5][6]. Inoltre, anche se l'utilizzazione principe delle tecnologie HBV consiste nello sviluppo di stadi finali di potenza, di grande interesse è lo sviluppo tecnologico della tecnologia a scopo multifunzionale, tale da consentirne cioè l'applicazione simultanea anche a stadi di controllo e di basso rumore.

Successivamente ad una breve descrizione delle caratteristiche tecnologiche di HBV FET in GaN ed in GaAs, in questo Capitolo la caratterizzazione lineare degli HBV FET è volta a fornire sperimentalmente i limiti in frequenza e le prestazioni di rumorosità attuali delle tecnologie ad alto breakdown.

1.2 Dispositivi HEMT in GaN

Attualmente gran parte dell'attenzione della ricerca è rivolta ai semiconduttori a larga banda, come il SiC e soprattutto il GaN e le sue leghe ternarie e quaternarie, detti anche di terza generazione.

Il Nitrato di Gallio presenta caratteristiche molto promettenti sia per la realizzazione di dispositivi optoelettronici che elettronici ad alta temperatura e potenza, [6]. Per quanto riguarda l'utilizzo dei III-Nitruri in campo optoelettronico, la possibilità di coprire un intervallo di energia di gap tra 1.9eV (InN) a 6.2eV (AlN) e la presenza di gap diretta li rende adatti per la realizzazione di sorgenti LASER e LED caratterizzati da lunghezze d'onda di emissione comprese tra il rosso e l'ultravioletto.

Recentemente sono stati commercializzati LED con lunghezza d'onda di emissione nel blu e nel verde; emettitori di luce, coerenti o incoerenti, caratterizzati da piccola lunghezza d'onda risultano interessanti per la realizzazione di display a colori e stampanti laser. Molto promettente risulta anche l'utilizzo dei Nitruri per la realizzazione di sensori UV; i sensori operanti tra i 260 e 290nm, infatti, presenterebbero un'alta efficienza di rivelazione in quanto lo strato di ozono presente nell'atmosfera assorbe le radiazioni solari comprese in queste lunghezze d'onda eliminando praticamente il rumore di radiazione. Rivelatori p-i-n UV al GaN/AlGaIn hanno dimostrato sensibilità di circa 0.12A/W e velocità di risposta di pochi nanosecondi, nettamente superiori alle prestazioni dei precedenti dispositivi. Inoltre la buona conducibilità termica e l'elevata forza dei loro legami (alta energia di legame), rendono questi materiali resistenti a trattamenti ad alte temperature e notevolmente stabili e robusti, risultando quindi adatti per realizzare sensori operanti in ambienti ostili come motori di aerei e caldaie, per lo sfruttamento ottimale del combustibile, o automobili per il controllo dei fumi di scarico.

Nel campo dell'elettronica di microonde ad alta potenza il grande band-gap che caratterizza i III-Nitruri garantisce la realizzazione di dispositivi High Electron Mobility Transistor (HEMT) aventi elevata tensione di break-down ed alto potere di confinamento dei portatori che formano il gas bidimensionale; tutti fattori che consentono il raggiungimento di elevate densità di potenza. La

tensione di break-down nel Si è $2 \times 10^5 \text{V/cm}$, nel GaAs è pari a $4 \times 10^5 \text{V/cm}$, e nel GaN risulta essere pari a $3 \times 10^6 \text{V/cm}$.

Oltre a ciò, le buone proprietà di trasporto, come l'alta velocità di saturazione e l'elevata velocità di picco (nel GaN pari a $\sim 2 \times 10^7 \text{cm/s}$ e $\sim 3 \times 10^7 \text{cm/s}$, rispettivamente), la discreta mobilità a basso campo, l'alta piezoelettricità e, ancora una volta, la buona conducibilità termica, rendono possibile l'utilizzo di questi materiali in amplificatori operanti in condizioni critiche come in applicazioni spaziali, militari e in luoghi soggetti ad alte radiazioni. Il fatto che i Nitruri sopportino molto bene le alte temperature (vengono cresciuti a più di 1000°C) rende anche più agevoli i processi stessi di realizzazione dei vari dispositivi elettronici o optoelettronici come ad esempio la realizzazione dei contatti ohmici.

Tutte queste promettenti proprietà e applicazioni, almeno in via teorica, furono intuite fin dagli inizi della seconda metà del Novecento, quando Grimmeiss iniziò ad interessarsi allo studio di questi materiali e riuscì a sintetizzare per la prima volta un piccolo cristallo di GaN [2.3]. Tuttavia occorrerà attendere almeno altri 30 anni (Yoshida 1983) prima di poter ottenere strati epitassiali di buona qualità che spalancò le porte all'effettiva utilizzazione pratica dei Nitruri nel campo dell'elettronica e optoelettronica moderne. Furono, infatti, la difficoltà di crescita di epitassiale di buona qualità e di GaN drogato p-type, unitamente all'assenza di un materiale adatto per la realizzazione del substrato, che presentasse una costante reticolare confrontabile con quella del GaN, e alla mancanza di conoscenze dettagliate sulle proprietà di trasporto, a ritardare lo sviluppo di dispositivi a semiconduttore basati sul GaN, [7][8].

Negli anni '90 le conoscenze e le esperienze tecnologiche divennero tali da permettere un notevole progresso nella fabbricazione di dispositivi basati sui III-Nitruri; Amano e Akasaki riuscirono ad ottenere GaN con conducibilità p-type; si iniziò a crescere strati epitassiali di GaN di alta qualità su un substrato di Zaffiro usando una sequenza di film separatori cresciuti a temperature differenti dal substrato (Akasaki 1986).

La differenza nella costante reticolare dello Zaffiro rispetto a quella del GaN Wurtzite (all'incirca del 15%), oltre che la loro diversa espansione termica, porterebbe, infatti, ad una incrinatura degli strati del GaN sullo Zaffiro se non

si usassero film separatori denominati "buffer layer". La Tabella 1.2.1 riporta i disadattamenti tra le costanti reticolari e i coefficienti di espansione termica relativi al GaN e all' AlN Wurtzite cresciuti su Zaffiro.

Materiale	Costante reticolare (Å)	$\frac{\Delta\alpha_{epi}}{\Delta\alpha_{sub}}$ (%)	Coefficiente di espansione termica ($\times 10^{-6} / K$)	$\frac{\Delta\alpha_{epi}}{\Delta\alpha_{sub}}$ (%)
GaN	a= 3.189 c= 5.182	+ 16.1	5.59 7.75	- 25.5 - 8.8
AlN	a= 3.111 c= 4.980	+ 13.2	5.3 4.2	- 29.3 -50.6
Zaffiro	a= 4.758 c= 12.991		7.5 8.5	

Tabella 1.2.1: Disadattamento tra le costanti reticolari ed i coefficienti di espansione termica del GaN e dell' AlGaN cresciuti su Zaffiro.

L'utilizzo del buffer layer, realizzato con un materiale che presenta una costante reticolare molto simile a quella del GaN (come AlN), consente di ridurre lo stress prodotto dai disadattamenti reticolari, e quindi i difetti, nel film di GaN. In particolare si è osservata una pronunciata riduzione della tensione del GaN all'aumentare dello spessore dell'AlN buffer layer (200nm di AlN sono sufficienti per rendere completamente rilassato uno strato di 750nm di GaN cresciuto su Zaffiro).

Nonostante i progressi tecnologici effettuati, studi sulla struttura microscopica mostrano che la concentrazione di difetti, strutturali e intrinseci, presenti negli strati epitassiali di GaN attualmente realizzati è ancora notevolmente alta, circa 10^{10} cm^{-2} . Questi difetti, producendo una grande densità di stati (trappole) nel band-gap del materiale, ne alterano le proprietà e sembra siano inoltre responsabili, insieme ad altri fattori, di un drogaggio non intenzionale di tipo n, con concentrazioni dell'ordine di $5 \cdot 10^{16} \text{ cm}^{-3}$ (background electron concentration), che rende molto complicato il controllo della conducibilità del materiale mediante drogaggio intenzionale.

Nel 1993 Nakamura realizzò la prima etero-struttura InGaN/GaN e nello stesso periodo furono fabbricati i primi FET in GaN, realizzati utilizzando sia substrati in Zaffiro che in SiC.

Il SiC, avendo una costante reticolare simile a quella del GaN e presentando un'elevata conducibilità termica, conferisce ai FET migliori prestazioni ad alta frequenza, anche se il suo utilizzo risulta essere notevolmente più costoso rispetto allo Zaffiro. La ricerca sta comunque studiando la possibilità di crescita del GaN su substrati diversi, come il Silicio, per ridurre la densità dei difetti e quindi migliorare la qualità del materiale.

1.3 Tecnica realizzativa di Gate a Field Plate

Le caratteristiche intrinseche dei semiconduttori WBG promettono quindi forti ricadute nel mondo delle alte frequenze ed in particolare nei moduli trasmettitori/ricevitori dei moderni sistemi di Telecomunicazione. Tuttavia, risulta ancora di enorme interesse la possibilità di andare ad aumentare la densità di potenza di tecnologie già assestate, mature ed affidabili, come il GaAs, tramite la ricerca di strutture ottimizzate del Gate che consentano un incremento della tensione di breakdown, [10] [11] [12].

La tecnica nota come Field Plate nasce dall'osservazione che a parità di materiale il valore di tensione di breakdown risulta essere discriminato dal campo elettrico, indicato come E_C , ai capi del Gate lato Drain. Esistono infatti varie figure di merito che descrivono i limiti delle prestazioni di potenza di un dispositivo attivo, come le figure di merito di Johnson e Baliga, [1], rispettivamente in (1) (2), ma tutte sottolineano il ruolo giocato dal campo elettrico E_C .

$$JM = \left(\frac{E_C \cdot v_{sat}}{p} \right)^2 \quad (1)$$

$$BM = \varepsilon \cdot \mu \cdot E_C^2 \quad (2)$$

Nella classica polarizzazione a Source comune di un HEMT, o di un comune FET, la tensione applicata sul Drain genera un campo elettrico molto intenso in prossimità del Gate.

All'aumentare della tensione di Drain, il campo diventa sempre più intenso fino a raggiungere un valore di picco tale per cui l'equilibrio tra generazione e ricombinazione di lacune ed elettroni viene a mancare, fondamentalmente a causa della ionizzazione da impatto. Nel momento in cui il numero di coppie lacuna-elettrone generate diventa maggiore di quelle ricombinate si innesca il fenomeno a valanga che porta al breakdown irreversibile, quello cioè dopo il quale la struttura ha subito danni permanenti che alterano le prestazioni del dispositivo.

Questa degradazione del materiale è dunque più marcata sotto il Gate lato Drain, ed il campo elettrico raggiunge valori molto alti già a tensioni relativamente basse. Per aumentare il breakdown è possibile sfruttare particolari tecniche realizzative del terminale di Gate. La struttura di un pHEMT (Pseudomorphic High Electron Mobility Transistor) caratterizzato dal Field Plate è mostrata in Figura 1.

La realizzazione del terminale aggiuntivo riduce il campo elettrico di picco, portando ad una diminuzione di E_C dipendente dalla lunghezza del Field Plate. Infatti il FP genera una distribuzione del campo elettrico meno piccata vicino il Gate se confrontata con lo stesso dispositivo in assenza di Field Plate, come in Figura 2a. Inoltre il campo elettrico in una struttura FP presenta oltre al picco vicino al Gate un secondo massimo all'estremità del Field Plate, dipendente dalla sua lunghezza. Questo corrisponde, a parità di tensione di Drain, ad un campo elettrico minore, o viceversa, a parità di intensità massima di campo elettrico per la quale si ha il breakdown, ad una tensione di Drain applicata maggiore, [11].

Affianco alla lunghezza del Field Plate risulta determinante per ottimizzare l'incremento del breakdown, lo studio della costante dielettrica della passivazione e dell'altezza della passivazione stessa, [13]. Come mostrato in Figura 2b, fissata la costante dielettrica pari a quella del SiN, è possibile determinare un valore ottimo dell'altezza della passivazione e della lunghezza del Field Plate per incrementare il breakdown da un minimo di 20V, in assenza di Field Plate, fino a 58V.




Figura 1: Struttura di un pHEMT in GaAs con Gate a Field Plate.




Figura 2: Effetto rispettivamente della lunghezza field plate sul campo elettrico (a) e dell'altezza della passivazione sulla tensione (b) di Breakdown.

L'utilizzazione delle tecniche di FP ha quindi come naturale conseguenza forti miglioramenti in potenza dei dispositivi a RF, [14][15]. Infatti i dispositivi con tale struttura realizzativa del Gate si contraddistinguono dai dispositivi classici per un incremento minimo del 50% di tensione di breakdown mantenendo circa lo stesso valore di corrente massima di Drain.

Tuttavia l'aggiunta del FP aggiunge alla struttura del FET nuovi effetti reattivi che inficiano le prestazioni a RF. Per analizzare più approfonditamente tali effetti è utile introdurre due parametri che valutano le performance del transistor ad alta frequenza:

- la frequenza di taglio (f_T), o frequenza di transito, definita come la frequenza per cui il guadagno in corrente è unitario.
- la frequenza massima di oscillazione (f_{max}), anche detta frequenza di cut-off del guadagno in potenza, ricavabile dal massimo guadagno disponibile o da quello unilaterale.

Da un punto di vista empirico tali grandezze sono ricavabili da misure a piccolo segnale a RF. Per poter descrivere matematicamente l'effetto introdotto dal FP è necessario quindi associare alla fisica del dispositivo un modello circuitale, dove ogni elemento rappresenta una caratteristica associata al FET, come mostrato in Figura 3.




Figura 3: FET e sua rappresentazione equivalente.

La frequenza di taglio generalmente è definita solo per l'intrinseco. Il caso più semplice è ovviamente quando si trascura C_{gd} . In questo caso la frequenza di taglio è definita in (3).

$$f_T = \frac{g_m}{2\pi C_{GS}} \quad (3)$$

Essa è quindi inversamente proporzionale a C_{gs} e direttamente proporzionale alla trans-conduttanza. Nel caso dell'intrinseco completo invece risulta pari a:

$$f_T = \frac{g_m}{2\pi(C_{gs} + C_{gd})} = \frac{g_m}{2\pi(C_{in})} \quad (4)$$

ed è quindi inversamente proporzionale alla somma delle capacità, C_{in} . Inoltre in genere, si può supporre che g_m è inversamente proporzionale alla lunghezza di canale L , mentre C_{in} è proporzionale a L cosicché risulta:

$$f_T = \frac{1}{L^2} \quad (5)$$

Differentemente dalla frequenza di taglio la frequenza massima di oscillazione è definita per il circuito completo, estrinseco incluso. Per esempio, nota f_T per l'intrinseco unilaterale, è possibile ricavare la frequenza di oscillazione come:

$$f_{max} \approx f_T \sqrt{\frac{R_D}{R_g}} \quad (6)$$

Per quanto riguarda la frequenza di taglio f_T , il Field Plate aumenta la capacità C_{gs} e diminuisce C_{gd} . Si può ipotizzare che, dato un dispositivo senza FP

caratterizzato dalla lunghezza di canale L , con l'aggiunta del FP esso risulta comportarsi come se il canale avesse la lunghezza:

$$L_{FP} = L \left(1 + \frac{C_{FP}}{C_{GS}} \right) \quad (7)$$

dove C_{FP} è la capacità parassita introdotta da tale struttura realizzativa. Quindi, in base alla relazione (5), la frequenza di cut-off per l'FP è:

$$f_{TFP} = \frac{1}{L^2 \left(1 + \frac{C_{FP}}{C_{GS}} \right)^2} \quad (8)$$

Poiché il Field Plate aumenta la capacità C_{gs} , sia f_T sia f_{max} diminuiscono. Da un punto di vista tecnologico la relazione può essere esplicitata in funzione delle grandezze elettriche e geometriche del dispositivo:

$$f_{TFP} = \frac{1}{L^2} \left(1 + \frac{\frac{l}{L}}{1 + \frac{\epsilon_s t}{\epsilon_i d}} \right)^{-2} \quad (9)$$

dove ϵ_i e ϵ_s indicano rispettivamente le costanti dielettriche dello strato isolante, la passivazione, e dello strato di donori (AlGaAs n^- per la tecnologia GaAs o AlGaN n^-), l è la lunghezza effettiva del Field Plate, t è lo spessore dell'isolante e d è lo spessore del layer di donori, come mostrato in Figura 4.




Figura 4: Rappresentazione semplificata di un FET a Field Plate, in tecnologia GaAs oppure GaN.

Tale relazione è stata adottata in fase tecnologica per ottimizzare le dimensioni del Field Plate e della passivazione in modo da minimizzare il possibile crollo della frequenza di taglio e l'incremento della tensione di breakdown, come in Figura 2b. La condizione di trade-off, adottata per l'implementazione del pHEMT in GaAs con FP, è stata un terminale aggiuntivo lungo $1\mu\text{m}$ ed un'altezza della passivazione di 50nm.

I dispositivi attivi basati su semiconduttori ad ampio GAP come il GaN presentano, in assenza di FP, minori prestazioni in termini di frequenza di taglio e frequenza massima se confrontati con la tecnologia GaAs. L'effetto della struttura a FP sui materiali WBG risulta quindi ancora più pesante rispetto al GaAs da far preferire altre tecniche realizzative meno degradanti le prestazioni a RF, come le geometrie a T o a Γ Gate.

La presenza di un contatto aggiuntivo di tipo Γ Gate, assieme all'ottimizzazione della passivazione sembra essere una soluzione a tale problema, che richiede in ogni caso una attenta progettazione del dispositivo stesso, ottenuta tramite accurate simulazioni e caratterizzazioni.

Per tali motivi attualmente i dispositivi attivi ad alto breakdown in GaAs sono realizzati con la tecnica del FP mentre i dispositivi attivi in tecnologia GaN sono realizzati a Γ Gate.

1.4 Prestazioni di Guadagno di HBV FETs

Con l'obiettivo di fornire un quadro dello stato dell'arte delle massime frequenze di utilizzazione di dispositivi attivi ad alto break down è stata effettuata una campagna di misura per la loro caratterizzazione lineare.

Per caratterizzare il comportamento di una rete 2-porte tempo invariante, in regime di linearità e a bassa frequenza, come in Figura 5, vengono utilizzate frequentemente rappresentazioni tramite parametri $[Z]$, $[Y]$, $[ABCD]$ o $[H]$, [16].




Figura 5: Rappresentazione equivalente di una rete 2 porte tempo invariante lineare.

Questi parametri, non possono però essere determinati con accuratezza mediante misure ad alta frequenza, poiché le terminazioni in corto circuito ed a circuito aperto, richieste come terminazioni di test, non sono praticamente realizzabili nel range di frequenze delle microonde ed a maggior ragione per frequenze più elevate. Inoltre, anche qualora i carichi di test in corto circuito ed in aperto fossero praticamente realizzabili, essendo questi carichi puramente reattivi, se si deve caratterizzare un dispositivo attivo è possibile e frequente che quest'ultimo oscilli in tali condizioni di chiusura.

Per ovviare a questi problemi, per la caratterizzazione di reti a microonde si utilizzano parametri legati alle onde, di tensione e di corrente, incidenti e riflesse che si propagano nel circuito da misurare, [16].




Figura 6: Rappresentazione equivalente di una rete 2 porte tempo invariante lineare.

Alle due porte incidono due onde a_1 e a_2 e da esse vengono riflesse rispettivamente b_1 e b_2 . Prendendo come variabili indipendenti le onde

incidenti e come dipendenti quelle riflesse, la descrizione della rete risultante è del tipo:

$$[b] = \begin{bmatrix} b_1 \\ b_2 \end{bmatrix} = \begin{bmatrix} S_{11} & S_{12} \\ S_{21} & S_{22} \end{bmatrix} \cdot \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} = [S] \cdot [a] \quad (10)$$

La matrice risultante viene denominata matrice di Diffusione o Scattering. Come si può notare dalla definizione di onde incidenti e riflesse, per la misura di tale rappresentazione deve essere introdotta un'impedenza di normalizzazione Z_0 , che può anche essere differente per le due porte.

Dalla rappresentazione introdotta, si ha:

$$\begin{aligned} S_{11} &= \left. \frac{b_1}{a_1} \right|_{a_2=0}, & S_{12} &= \left. \frac{b_1}{a_2} \right|_{a_1=0} \\ S_{21} &= \left. \frac{b_2}{a_1} \right|_{a_2=0}, & S_{22} &= \left. \frac{b_2}{a_2} \right|_{a_1=0} \end{aligned} \quad (11)$$

Le terminazioni di chiusura (Z_0) mostrate al dispositivo in sede di misura sono di tipo resistivo (tipicamente 50 Ohm) e difficilmente portano il dispositivo in condizioni di oscillazione. L'utilizzazione dei parametri di diffusione divenne molto frequente a partire dagli anni '60, grazie all'introduzione di nuovi analizzatori di rete vettoriali, VNA (Vector Network Analyzers), che consentono la misura dei parametri di diffusione con relativa semplicità, tramite banchi di misura di base, come mostrato in Figura 7.




Figura 7: Schema del banco di misura a parametri S.

Direttamente dalle misure di parametri S è possibile valutare la frequenza di oscillazione massima e la frequenza di taglio caratterizzanti gli HBV FET, [16]. In questa analisi, la frequenza di oscillazione massima è determinata come la frequenza per cui il Guadagno Massimo, definito in (12), è unitario.

$$G_{\max} = \left| \frac{S_{21}}{S_{12}} \right| \cdot \left(K \pm \sqrt{K^2 - 1} \right) \quad (12)$$

Il fattore K, definito in (13), fornisce il criterio di stabilità incondizionata. Infatti K maggiore dell'unità è la condizione per cui la rete individuata dai parametri S è definita incondizionatamente stabile.

$$K = \frac{1 - |S_{11}|^2 - |S_{22}|^2 + |\Delta|^2}{2 \cdot |S_{21} \cdot S_{12}|} \quad (13)$$

Δ è il determinante della rete 2-porte misurata ovvero:

$$\Delta = S_{11} \cdot S_{22} - S_{21} \cdot S_{12} \quad (14)$$

Nella condizione per cui la rete non è incondizionatamente stabile ($K \leq 1$), il Guadagno Massimo è definito in (15).

$$G_{\max} = \left| \frac{S_{21}}{S_{12}} \right| \quad (15)$$

La frequenza di taglio è invece determinata trasformando i parametri S, direttamente misurati, in parametri ibridi. Tale trasformazione è effettuata tramite le relazioni mostrate in (16), valida nel caso in cui l'impedenza di normalizzazione Z_0 (uguale per le due porte) è puramente resistiva.

$$\begin{aligned}
h_{11} &= \frac{Z_0 \cdot [(1 + s_{11}) \cdot (1 + s_{22}) - s_{12} \cdot s_{21}]}{(1 - s_{11}) \cdot (1 + s_{22}) + s_{12} \cdot s_{21}} \\
h_{12} &= \frac{2 \cdot s_{12}}{(1 - s_{11}) \cdot (1 + s_{22}) + s_{12} \cdot s_{21}} \\
h_{21} &= \frac{-2 \cdot s_{21}}{(1 - s_{11}) \cdot (1 + s_{22}) + s_{12} \cdot s_{21}} \\
h_{22} &= \frac{(1 - s_{11}) \cdot (1 + s_{22}) - s_{12} \cdot s_{21}}{Z_0 \cdot [(1 - s_{11}) \cdot (1 + s_{22}) + s_{12} \cdot s_{21}]}
\end{aligned} \tag{16}$$

In questo studio, la frequenza di taglio è determinata come la frequenza per cui il guadagno di corto circuito (h_{21}) è unitario. Poiché la frequenza di taglio è determinata dalla parte intrinseca del dispositivo attivo, il suo valore è ottenuto interpolando l'andamento dell' h_{21} dalle misure a bassa frequenza. Tramite la retta di interpolazione, ottenuta fittando il valore di h_{21} in dB rispetto la frequenza in scala logaritmica, la frequenza di taglio è ottenuta dall'intercetta fra la retta di interpolazione e l'asse delle frequenze.

Seguendo tale approccio nei paragrafi successivi sono presentate le prestazioni in frequenza dei dispositivi attivi in tecnologia GaAs e GaN.

1.4.1 HBV FETs in tecnologia GaAs

I dispositivi attivi in analisi sono pHEMT in GaAs, realizzati dalla fonderia GaAs/GaN della Selex Sistemi Integrati. Sullo stesso wafer fornito all'Università Tor Vergata sono presenti dispositivi attivi caratterizzati da differenti periferie di Gate, pitch e larghezza di Gate, come mostrato in Figura 8.




Figura 8: Foto della cella base del wafer.

Una prima metà del suddetto wafer è stato fabbricato realizzando i Gate dei dispositivi attivi con la struttura a Field Plate. Quest'ultima si caratterizza per un lunghezza di Gate effettiva di $0.5\mu\text{m}$ e un Field Plate effettivo di $0.9\mu\text{m}$, come dimostrato in Figura 9.




Figura 9: Foto al microscopio elettronica del Gate con struttura Field Plate.

La seconda metà del wafer è stato fabbricato realizzando i Gate dei dispositivi attivi con la struttura classica di Gate, detta ad I.

In tale modo è possibile studiare, a parità di substrato e crescita epitassiale, gli effetti in frequenza generati dalla implementazione del Field Plate, confrontando le figure di Guadagno Massimo e Guadagno di Corto Circuito dei dispositivi attivi standard e HBV presenti sullo stesso wafer. L'analisi è stata condotta su dispositivi POW1 aventi periferia di Gate pari a 1mm, da 10 finger ognuno largo $100\mu\text{m}$ (10×100), caratterizzati da una lunghezza di canale di $5\mu\text{m}$, in Figura 10.




Figura 10: Foto al microscopio del dispositivo campione.

E' stata effettuata una prima selezione dei campioni con e senza Field Plate, da Figura 11 a Figura 14, tramite misure di parametri S @ $V_{DS}=8\text{V}$ e $I_{DS}=25\%I_F$, dove I_F è la massima corrente di Drain (ottenuta @ $V_{DS}=2\text{V}$ e $V_{GS}=0.8\text{V}$) dei dispositivi POW1 presenti nel wafer.




Figura 11: Guadagno Massimo dei dispositivi con Gate a Field Plate.




Figura 12: Guadagno Massimo dei dispositivi con Gate ad I.

Questa fase di caratterizzazione permette un primo confronto circa le prestazioni in frequenza dei dispositivi attivi realizzati con le due diverse strutture di Gate. In Tabella 1.4.1.1 risulta evidente che, a parità delle condizioni di bias quiescenti, il Field Plate genera un effetto degradante sulle prestazioni dei Guadagno lineare e sulla frequenza di taglio.




Figura 13: Guadagno di Corto Circuito dei dispositivi con Gate a Field Plate.




Figura 14: Guadagno di Corto Circuito dei dispositivi con Gate ad I.

POW1@ VDS=8V, IDS=25%IF	Gmax (dB) @ 10 GHz	H₂₁ (dB) @ 10 GHz	F_T (GHz)	F_{max} (GHz)
I Gate	11.3±0.2	4.9±0.2	21±0.4	40±1
FP Gate	10.9±0.5	0.5±0.15	13±0.2	38±1

Tabella1.4.1.1: Caratteristiche in frequenza dei dispositivi attivi tipo POW1.

Infatti, si è stimato che il Field Plate causa una diminuzione del 38% della frequenza di taglio, rispetto ad una struttura realizzativa con Gate senza FP, ad I. Tuttavia, differentemente dal dispositivo classico con Gate ad I, la struttura a FP permette di alimentare il dispositivo attivo a tensioni di Drain più elevate. Diretta conseguenza di ciò è un incremento netto della densità di potenza a mm. Per tali ragioni, dalla caratterizzazione precedente sono stati determinati i dispositivi attivi rappresentativi, sia per la struttura con Gate a Field Plate che ad I. I Guadagni lineari dei due campioni sono stati confrontati a parità di percentuale di corrente massima, variando la tensione di Drain da 8V a 14V, per il POW1 FP, e fissando il Drain a 8V, del POW1 senza FP, in Figura 15 e in Figura 16.




Figura 15: Guadagno Massimo dei dispositivi medi con Gate FP e ad I (senza FP), al variare della tensione di alimentazione di Drain.




Figura 16: Guadagno di Cortocircuito dei dispositivi medi con Gate FP e ad I (senza FP), al variare della tensione di alimentazione di Drain.

E' possibile sintetizzare quanto espresso graficamente in Tabella 1.4.1.2.

Struttura realizzativa del Gate	V_{DS}	F_T (GHz)	F_{max} (GHz)
I Gate	8V	21	40
FP Gate	8V	13	36
FP Gate	12V	11	34
FP Gate	14V	10	34

Tabella 1.4.1.2: Prestazioni delle frequenze di taglio e frequenze massime di oscillazione al variare della tipologia del Gate e della polarizzazione di Drain.

Tale fase di caratterizzazione ha quindi dimostrato sperimentalmente che la struttura Field Plate riduce notevolmente le performance lineari dei dispositivi in tecnologia GaAs. Tale effetto è determinato dall'aumento della capacità C_{gs} , come già osservato nel paragrafo 1.3.

Con il fine di quantificare l'effetto introdotto dalla struttura realizzativa a FP, è interessante analizzare in Figura 17 il comportamento su carta di Smith di s_{11} relativamente alle due tipologie di Gate. Infatti, a parità di alimentazioni quiescenti, $I_{DS}=25\%I_F$ e $V_{DS}=8V$, l'andamento di s_{11} a bassa frequenza evidenzia che la capacità C_{gs} del dispositivo con FP (5.2pF) è maggiore di quella associata al Gate ad I (2.8pF). Tuttavia il medesimo andamento in frequenza evidenzia anche che la resistenza di ingresso del FET con FP (3.5Ohm), confrontata con la struttura ad I (5Ohm), risulta di valore minore. Una minore resistenza di accesso indica un forte miglioramento apportato dal Field Plate perché indica minori perdite di inserzione dei dispositivi attivi. Questo comportamento deriva dalla maggiore capacità della struttura a Field Plate di svuotare il canale, rispetto ad un I Gate.

Tuttavia, all'aumentare della polarizzazione di Drain, risulta un incremento di tale resistenza che per $V_{DS}=14V$ risulta pari a 4.1Ohm.




Figura 17: S_{11} relativi al campione Gate ad I e Gate a FP al variare della tensione di alimentazione di Drain.

Conseguentemente, la diminuzione della frequenza di taglio, osservata con l'aumento della tensione di alimentazione di Drain, è determinata principalmente dall'aumento della Resistenza di ingresso del FET, come mostrato in Figura 17. Infatti, una maggiore resistenza di ingresso comporta minore guadagno e quindi una traslazione del Guadagno di Corto Circuito verso il basso, con conseguente diminuzione della frequenza di taglio, evidente in Figura 16.

1.4.2 HBV FETs in tecnologia GaN

Determinate le prestazioni lineari di Guadagno in frequenza dei dispositivi HBV in GaAs, è necessario analizzare l'effetto della struttura a Γ Gate sulle prestazioni dei dispositivi HEMT in GaN. Tali transistori, realizzati da Selex Sistemi Integrati, sono cresciuti su uno strato epitassiale in SiC e sono stati fabbricati sia in tecnologia coplanare (CPW) sia microstriscia (MS) aventi lunghezza di Gate $0.5\mu\text{m}$ e di $0.25\mu\text{m}$. Tale caratterizzazione lineare è stata effettuata sui dispositivi attivi P10D aventi periferia di Gate di 1mm , da 10finger ognuno largo $100\mu\text{m}$ (10×100), caratterizzati da una lunghezza di canale di $5\mu\text{m}$, in Figura 18.




Figura 18: Layout del dispositivo attivo P10D ($10\times 100\ \mu\text{m}$), in tecnologia coplanare (a) ed in microstriscia (b).

1.4.2.1 CPW FET con Lunghezza di Gate $0.5\ \mu\text{m}$

L'analisi delle prestazioni di Guadagno e frequenze di taglio dei dispositivi P10D in tecnologia coplanare con lunghezza di Gate $0.5\ \mu\text{m}$ sono state effettuate per un alimentazione quiescente pari a $V_{DS}=20\text{V}$ e $I_{DS}=30\%I_{DSS}$. In tali condizioni il Guadagno Massimo e di Corto Circuito misurato sono presentati rispettivamente in Figura 19 e Figura 20.




Figura 19: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia CPW da $0.5\ \mu\text{m}$.




Figura 20: H_{21} misurato dei dispositivi attivi P10D in tecnologia CPW da $0.5\ \mu\text{m}$.

1.4.2.2 MS FET con Lunghezza di Gate 0.5 μm

L'analisi delle prestazioni di Guadagno e frequenze di taglio dei dispositivi P10D in tecnologia microstriscia con lunghezza di Gate 0.5 μm sono state effettuate per un alimentazione quiescente pari a $V_{DS}=20\text{V}$ e $I_{DS}=30\%I_{DSS}$.

In tali condizioni il Guadagno Massimo e di Corto Circuito misurato sono presentati rispettivamente in Figura 21 e Figura 22.




Figura 21: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia MS da 0.5 μm .




Figura 22: H_{21} misurato dei dispositivi attivi P10D in tecnologia MS da 0.5 μm .

1.4.2.3 CPW FET con Lunghezza di Gate 0.25 μm

L'analisi delle prestazioni di Guadagno e frequenze di taglio dei dispositivi P10D in tecnologia coplanare con lunghezza di Gate 0.25 μm sono state effettuate per un alimentazione quiescente pari a $V_{DS}=20\text{V}$ e $I_{DS}=30\%I_{DSS}$. In tali condizioni il Guadagno Massimo e di Corto Circuito misurato sono presentati rispettivamente in Figura 23 e Figura 24.




Figura 23: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia CPW da 0.25 μm .




Figura 24: H_{21} misurato dei dispositivi attivi P10D in tecnologia CPW da 0.25 μm .

1.4.2.4 MS FET con Lunghezza di Gate 0.25 μm

L'analisi delle prestazioni di Guadagno e frequenze di taglio dei dispositivi P10D in tecnologia microstriscia con lunghezza di Gate 0.25 μm sono state effettuate per un alimentazione quiescente pari a $V_{DS}=20\text{V}$ e $I_{DS}=30\%I_{DSS}$. E' necessario notare come nel processo di fabbricazione in esame i dispositivi attivi sono stati realizzati, differentemente dai wafer precedenti in GaN, con un Γ Gate. In tali condizioni il Guadagno Massimo e di Corto Circuito misurato sono presentati rispettivamente in Figura 25 e Figura 26.




Figura 25: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia MS da 0.25 μm .




Figura 26: H_{21} misurato dei dispositivi attivi P10D in tecnologia MS da 0.25 μm .

1.4.2.5 Confronto delle Prestazioni di Guadagno di GaN FET

Le misure di parametri S effettuate hanno quindi permesso di valutare la tecnologia GaN, a parità di condizioni quiescenti, sia per la tecnologia da 0.5 sia da 0.25 μm , in modo coplanare ed in modo microstriscia.

Infatti, sono stati individuati i dispositivi medi per ogni tecnologia, in ognuno dei modi di propagazione del segnale. Le prestazioni dei campioni medi sono esposti in Figura 27.




Figura 27: Prestazioni di Guadagno dei dispositivi attivi P10D medi al variare della tecnologia (0.25-0.5 μm) e modo di propagazione del segnale (MS-CPW).

In tali condizioni, le frequenze di taglio e le frequenze massime relative ai dispositivi attivi su GaN sono presentate in Tabella 1.4.2.5.1.

Tecnologia \ Prestazioni Lineari	F_T (GHz)	F_{max} (GHz)
0.5 CPW	30	39
0.5 MS	34	39
0.25 CPW	32	41
0.25 MS	12	37

Tabella 1.4.2.5.1: Frequenze di taglio e frequenze massime di oscillazione al variare della tecnologia (0.5 e 0.25 μm) e del modo di propagazione del segnale (CPW e MS).

L'analisi condotta permette di notare come i dispositivi in GaN presentino già oggi frequenze di taglio superiori ai 30 GHz, con una tecnologia MS di 0.5 μm . Riferendoci a tale processo, le prestazioni a RF dei dispositivi HEMT GaN hanno raggiunto le performance di tecnologie ben più mature e assestate come il GaAs, in Figura 28, [17].

Inoltre risulta interessante osservare il forte decremento della frequenza di taglio (oltre il 50%) sui dispositivi MS da 0.25 μm se confrontati con gli MS da 0.5 μm .

Il motivo della sensibile riduzione della f_T è da ricercare nella struttura del Gate. Differentemente dai processi GaN di fabbricazione precedenti, caratterizzati da una struttura a I Gate, il processo 0.25MS ha previsto una struttura a Γ Gate. La lunghezza effettiva del Γ Gate è di circa 0.2 μm , quindi ben l'80% minore della lunghezza dei FP in GaAs presentata nel sottoparagrafo 1.4.1.

Ciò nonostante esso produce una riduzione di f_T ancora più sensibile di quella osservata nel sottoparagrafo 1.4.1 per la tecnologia GaAs. L'effetto di una struttura differente dall'I Gate sui materiali WBG risulta quindi ancora oggi molto penalizzante a RF rispetto all'effetto che introduce nei dispositivi su GaAs, come anticipato nel paragrafo 1.3.




Figura 28: Prestazioni allo stato dell'arte di frequenza di taglio al variare della lunghezza di Gate.

1.5 Caratterizzazione di Rumore di HBV FETs

La caratterizzazione degli HBV FET presentata fornisce i limiti in frequenza attuali delle tecnologie ad alto breakdown in GaAs ed in GaN.

Anche se l'utilizzazione principe di tale tecnologia consiste nello sviluppo di stadi finali di potenza, di grande interesse è lo sviluppo della tecnologia HBV a scopo multifunzionale, tale da consentirne cioè l'applicazione simultanea anche a stadi di controllo e di basso rumore.

In questo ambito, una caratterizzazione lineare in termine di rumore minimo delle tecnologie in studio risulta avere un ruolo chiave per determinare l'applicabilità degli HBV FET in applicazioni di questo tipo. Un lato della ricerca svolta durante il dottorato è stato quindi lo studio, lo sviluppo e la messa in opera di un banco di misura della cifra di rumore dei dispositivi attivi fino a 40 GHz.

Un primo possibile approccio per conoscere completamente il comportamento rumoroso del dispositivo attivo si ottiene da misure di fattore di rumore su carico adattato e dalla conoscenza del circuito equivalente a piccolo segnale del dispositivo stesso. In sintesi, stabilita la topologia del circuito equivalente, le misure di parametri $[S]$ sono utilizzate per estrarre i valori degli elementi circuitali che descrivono il funzionamento a piccolo segnale, mentre le misure di fattore di rumore sono utilizzate, insieme al modello lineare estratto, per determinare il valore degli elementi che descrivono il comportamento rumoroso.

Tale approccio richiede un'esatta conoscenza del circuito equivalente del dispositivo e l'accuratezza del modello di rumore è così determinata dall'accuratezza dell'estrazione preventiva del modello a circuito equivalente. Soprattutto alle alte frequenze è quindi richiesta molta cura nell'estrazione del modello a piccolo segnale e l'utilizzazione di sofisticati strumenti software per consentire una corretta modellistica.

Tuttavia, l'estrazione dei parametri di rumore dei dispositivi attivi può avvenire attraverso un secondo approccio che consiste essenzialmente nel misurare direttamente il fattore di rumore del dispositivo al variare del carico in ingresso ad esso. Il fattore di rumore del dispositivo può essere misurato per sole quattro

diverse impedenze di ingresso, sufficienti in linea teorica ad estrarre i parametri di rumore del dispositivo, tramite una procedura di fitting del paraboloide di rumore, descritta nel paragrafo 2.5.

Tramite questo numero di misure i parametri di rumore possono però dipendere dalla scelta delle impedenze di carico sintetizzate dal Tuner ed inoltre, essendo i parametri derivati risultanti da sole quattro misure, un errore su una di esse porterebbe ad un risultato non fisicamente significativo. Per ridurre i problemi dovuti all'incertezza vengono così tipicamente eseguite più di quattro misure di rumore (di solito in numero molto elevato, alcune decine), su cui si effettua una minimizzazione dell'errore ai minimi quadrati.

Per caratterizzare il fattore di rumore minimo di un dispositivo attivo si possono effettuare due tipologie di misure di Source Pull: secondo il metodo classico “hot-cold”, [38], oppure misure secondo il metodo “Cold-Source”, [36][37].

Il metodo classico utilizza una sorgente di rumore connessa in ingresso al dispositivo, posta prima nel suo stato freddo (T_C) e poi nel suo stato caldo (T_H). Le rispettive potenze di rumore disponibile (N_1 e N_2) in uscita al DUT (Device Under Test) sono calcolate dalle misure di potenza effettivamente in ingresso al power meter del ricevitore del Noise Figure Meter (NFM) ed adoperate per calcolare il fattore di rumore del DUT. Dal fattore Y , così definito:

$$Y = \frac{N_2}{N_1} \quad (17)$$

si ricava la temperatura equivalente di rumore del DUT:

$$T_e = \frac{T_H - Y \cdot T_C}{Y - 1} \quad (18)$$

Dal legame fra temperatura equivalente di rumore e fattore di rumore, in eq. (18), è possibile quindi determinare il fattore di rumore della rete come:

$$F = 1 + \frac{T_e}{T_0} \quad (19)$$

$$F = \frac{\left(\frac{T_H}{T_C} - 1\right) - Y \cdot \left(\frac{T_C}{T_0} - 1\right)}{Y - 1} \quad (20)$$

dove T_0 è la temperatura standard pari a $290K$; se poi si assume $T_C \cong T_0$ possiamo riscrivere, passando alla scala logaritmica, la relazione semplificata della cifra di rumore come:

$$NF(dB) = ENR(dB) - 10 \log(F - 1) \quad (21)$$

dove Excess Noise Ratio (ENR) è definite come:

$$ENR(dB) = 10 \cdot \log\left(\frac{T_H - T_C}{T_0}\right) \quad (22)$$

L'inserimento di un Tuner tra la sorgente di rumore e il DUT permette la misura di fattore di rumore in corrispondenza ad impedenze di ingresso al DUT diverse da 50Ω e la successiva estrazione dei quattro parametri di rumore.

E' necessario però conoscere i parametri $[S]$ del Tuner poiché esso entra direttamente nel calcolo del fattore di rumore. Inoltre, i carichi che si possono misurare sono limitati dalle perdite in trasmissione del Tuner (che possono anche essere molto elevate), che riducono l'ENR della sorgente equivalente di rumore, inficiando l'accuratezza della misura di rumore.

Il metodo "Cold-Source" utilizza invece la sorgente di rumore solo durante la fase di calibrazione ed un Tuner collegato ad una porta per variare l'impedenza vista in ingresso al DUT. Il rumore termico del Tuner, proporzionale alla temperatura ambiente, amplificato dal DUT, e il contributo di rumore generato all'interno del DUT stesso sono misurati dal ricevitore.

Entrambi i metodi necessitano di una calibrazione del ricevitore prima di poter effettuare le misure di rumore vere e proprie. La fase di calibrazione è sostanzialmente uguale nei due metodi di misura anche se, utilizzando la tecnica "Cold-Source", è necessaria un'informazione aggiuntiva relativa al prodotto kBG caratteristico del ricevitore, oltre a quella del fattore di rumore F_{RCVR} .

In dettaglio, la fase di calibrazione del ricevitore consiste in entrambe le misure nel determinare i parametri di rumore del ricevitore variando, con un Tuner, l'impedenza vista in ingresso e misurando la figura di rumore corrispondente. Si può tuttavia fare a meno della caratterizzazione di rumore del ricevitore utilizzando un isolatore al suo ingresso. L'utilizzo dell'isolatore semplifica molto la procedura di calibrazione, ma permette misure di rumore in una banda relativamente piccola che è poi la banda d'isolamento dell'isolatore stesso.

Ciò che cambia è invece la fase di misura del fattore di rumore del dispositivo. Nel metodo "Cold-Source" non c'è più bisogno della caratterizzazione completa del Tuner dal punto di vista dei parametri S: il Tuner e tutti i componenti passivi che precedono il DUT (Bias-Tee, cavi, transizioni, sonde) svolgono la funzione di sorgente di rumore "fredda".

Le misure di fattore di rumore si svolgono quindi in due passi successivi. Nel primo il VNA è connesso direttamente al Tuner per mezzo di uno Switch SPDT (Single-Pole Double-Through), il Tuner è mosso nella posizione desiderata e viene misurato il suo coefficiente di riflessione. Nel secondo passo, sempre attraverso lo Switch, il Tuner è collegato al DUT e viene misurata la potenza di rumore all'uscita di quest'ultimo e da questa si risale poi al fattore di rumore.

In questo modo il problema della ripetibilità del Tuner, incontrato nel metodo classico "hot-cold", viene completamente eliminato e non è più necessario caratterizzare il Tuner in un prefissato numero di posizioni e riproporre poi, durante la fase di misura vera e propria, quelle esatte posizioni.

Per tali motivi è stato implementato un banco automatico di Cold-Source Pull per ottenere la figura di rumore minima della tecnologia GaAs e GaN al variare della frequenza, in Figura 29.




Figura 29: Banco di Cold-Source Pull implementato.

Nei seguenti paragrafi si analizza nel dettaglio prima la fase di calibrazione del ricevitore e poi quella di misura.

1.5.1 Cold-Source Pull: Calibrazione del Ricevitore

Si consideri lo schema a blocchi relativo alla fase di calibrazione, in Figura 30, nel quale il ricevitore è stato rappresentato come blocco distinto dal “power meter” (misuratore di potenza), presente all’interno del ricevitore stesso, [36] [37].




Figura 30: Banco di Cold-Source Pull in fase di calibrazione.

Per definizione, il fattore di rumore del ricevitore è uguale al rapporto tra la densità di potenza di rumore disponibile in uscita considerando il ricevitore stesso rumoroso e non rumoroso rispettivamente, con la sorgente di rumore in ingresso alla temperatura standard $T_C=T_0$:

$$F_{RCVR}(\Gamma_S) = \frac{kBT_0 G_{av} + kBT_{RCVR} G_{av}}{kBT_0 G_{av}} \quad (23)$$

dove k è la costante di Boltzmann, T_{RCVR} è la temperatura equivalente di rumore del ricevitore, G_{av} è il guadagno disponibile del ricevitore, T_0 è la temperatura equivalente standard della sorgente e B è la banda di misura del ricevitore.

La potenza disponibile equivalente in ingresso al ricevitore, supposto ora non rumoroso, è:

$$P_{DISP,EQ} = kBT_0 + kBT_{RCVR} \quad (24)$$

Si consideri tale potenza disponibile in corrispondenza ad una temperatura equivalente della sorgente T_S , diversa da T_0 :

$$P_{DISP,EQ} = kBT_S + kBT_{RCVR} \quad (25)$$

La potenza misurata dal “power meter”, in Figura 30, dipende dal disadattamento tra sorgente e ingresso del ricevitore e dal guadagno in potenza del ricevitore.

In formule si ha:

$$\begin{aligned} P_{MIS} &= P_{in} \cdot G_p = P_{DISP,EQ} \cdot \frac{G_p}{MM_{conj,cal}} = \\ &= P_{DISP,EQ} \cdot \frac{(1 - |\Gamma_{RCVR}|^2) \cdot (1 - |\Gamma_S|^2)}{|1 - \Gamma_{RCVR} \cdot \Gamma_S|^2} \cdot G_p \end{aligned} \quad (26)$$

dove G_p è il Guadagno di Potenza e $MM_{conj,cal}$ è la perdita per disadattamento coniugato in fase di calibrazione, definito come:

$$MM_{conj,cal} = \frac{P_{av}}{P_{in}} \bigg|_{\text{sezione ricevitore}} = \frac{|1 - \Gamma_S \Gamma_{RCVR}|^2}{(1 - |\Gamma_S|^2) \cdot (1 - |\Gamma_{RCVR}|^2)} \quad (27)$$

Inoltre, si definisce il guadagno caratteristico del ricevitore G , ovvero non dipendente dal carico in ingresso al ricevitore:

$$G = (1 - |\Gamma_{RCVR}|^2) \cdot G_p \quad (28)$$

Invertendo la (26) ed utilizzando la relazione precedente si ottiene la potenza disponibile in funzione della potenza misurata dal “power meter”:

$$P_{DISP,EQ} = \frac{|1 - \Gamma_{RCVR} \cdot \Gamma_S|^2 \cdot P_{MIS}}{G \cdot (1 - |\Gamma_S|^2)} \quad (29)$$

La potenza disponibile in uscita al ricevitore (non rumoroso) vale:

$$P_{DISP,USCITA} = P_{DISP,EQ} \cdot G_{av} = kB \cdot (T_S + T_{RCVR}) \cdot G_{av} \quad (30)$$

Considerando la (23) e ricordando che in essa la potenza disponibile di rumore in uscita si riferisce ad una temperatura della sorgente T_C , ed ipotizzando $T_C=T_0$, si ha:

$$\begin{aligned} F_{RCVR}(\Gamma_S) &= \frac{kBT_{RCVR}G_{av} + kBT_0G_{av}}{kBT_0G_{av}} = \\ &= \frac{P_{DISP,EQ}G_{av} - kBT_SG_{av} + kBT_0G_{av}}{kBT_0G_{av}} \end{aligned} \quad (31)$$

e dopo aver semplificato:

$$F_{RCVR}(\Gamma_S) = \frac{P_{DISP,EQ} - kBT_S + kBT_0}{kBT_0} \quad (32)$$

ed infine utilizzando la (29) si ottiene:

$$F_{RCVR}(\Gamma_S) = P_{MIS} \frac{|1 - \Gamma_S \cdot \Gamma_{RCVR}|^2}{(1 - |\Gamma_S|^2) \cdot kBG T_0} - \frac{T_S}{T_0} - 1 \quad (33)$$

dove gli ultimi due addendi nel membro di destra tengono conto della differenza tra la temperatura equivalente della sorgente di rumore e la temperatura equivalente standard.

E' evidente che da una misura di potenza in corrispondenza ad una nota temperatura equivalente, T_S , della sorgente, e dalla conoscenza della quantità caratteristica del ricevitore kBG , si può ricavare il fattore di rumore del ricevitore in funzione dell'impedenza con cui è caricato, Γ_S , e con almeno quattro misure di fattore di rumore si possono calcolare i parametri di rumore del ricevitore stesso.

Nel metodo Cold Source la fase di calibrazione consiste quindi in due passi successivi. Il primo passo consiste nel calcolo del prodotto kBG , caratteristico del ricevitore, utilizzando la sorgente di rumore e misurando la potenza di rumore nei due stati Hot e Cold. Questo termine permette di calcolare il fattore di rumore del ricevitore, F_{RCVR} . Ciò rende possibile il de-embedding del contributo di rumore di tutto ciò che nel set-up di misura segue il DUT, compreso il ricevitore stesso, e quindi l'effettuare una misura di rumore corretta.

Considerando le eq. (23) e (24) si ottiene la relazione che lega la potenza misurata, ovvero quella letta sul display del NFM, alla temperatura equivalente della sorgente di rumore T_S che, durante la fase di calibrazione del ricevitore, non è altro che la temperatura della sorgente di rumore nel suo stato “hot” e “cold”.

Quindi, in fase di calibrazione, il legame fra la temperatura equivalente della sorgente di rumore e le grandezze di rumore del ricevitore è espresso partendo dalla (33) dalla seguente relazione:

$$\begin{aligned} P_{MIS} &= kB \cdot (T_S + T_{RCVR}) \cdot \frac{G_p}{MM_{conj,cal}} = \\ &= kB \cdot (T_S + T_{RCVR}) \cdot \frac{1 - |\Gamma_S|^2}{|1 - \Gamma_S \cdot \Gamma_{RCVR}|} \cdot G \end{aligned} \quad (34)$$

Effettuando due misure, Hot e Cold, è possibile ottenere le seguenti relazioni:

$$P_{hot} = kB(T_{rec} + T_H) \cdot \frac{1}{MM_{conj,cal}} \cdot G_p \quad (35)$$

$$P_{cold} = kB(T_{rec} + T_C) \cdot \frac{1}{MM_{conj,cal}} \cdot G_p \quad (36)$$

Effettuando la differenza fra le (42) e (43), nell'ipotesi che il coefficiente di riflessione della sorgente di rumore sia uguale nel suo stato “on” e nel suo stato “off”, ovvero: $\Gamma_{S,ON} = \Gamma_{S,OFF}$, si ottiene il termine incognito:

$$kB G_p = \frac{P_{hot} - P_{cold}}{(T_H - T_C)} \cdot MM_{conj,cal} = \frac{P_{hot} - P_{cold}}{(T_H - T_C) \cdot (1 - |\Gamma_{rec}|^2)} \quad (37)$$

Calcolando la potenza misurata al variare di T_S , si ottiene, trascurando il termine che tiene conto del disadattamento tra sorgente di rumore e ingresso del ricevitore, che essa è una retta con pendenza pari a BkG_p , come mostrato in Figura 31.




Figura 31: Potenza misurata in funzione della temperatura della sorgente di rumore.

Una volta noto il kBG_p si determina F_{RCVR} come:

$$\begin{aligned}
 P_{hot} &= kB(T_{RCVR} + T_H) \cdot \frac{1}{MM_{cal}} \cdot G_p \\
 P_{hot} \cdot \frac{MM_{cal}}{G_p} &= kB(T_{RCVR} + T_H) \\
 P_{hot} \cdot \frac{MM_{cal}}{kBG_p} - T_H &= T_{RCVR} \\
 F_{RCVR,cal}(\Gamma_S) &= 1 + \frac{T_{RCVR}}{T_0}
 \end{aligned} \tag{38}$$

Il fattore di rumore del ricevitore in calibrazione così come kBG_p , determinato con lo schema in Figura 30, è quindi dipendente dal carico Γ_S della sorgente di rumore. Infatti, per determinare il prodotto BkG_p è necessario effettuare misure di potenza a due differenti temperature T_H , T_C ed i coefficienti di riflessione $\Gamma_{S,H}$ e $\Gamma_{S,C}$ della sorgente di rumore nei due stati saranno diversi, in generale.

Per la difficoltà di conoscere con accuratezza tale valore al variare delle condizioni Hot e Cold e per rendere il più possibile $F_{RCVR,cal} = F_{RCVR,mis}$ si è quindi modificato lo schema di base in Figura 30.

Come mostrato in Figura 32, in ingresso al Noise Figure Meter (NFM) è inserito un isolatore (che sarà, d'ora in poi, considerato come facente parte del ricevitore), che ha il compito di attenuare i cambiamenti che si hanno nel coefficiente di riflessione della sorgente di rumore, al commutare di questa tra lo stato ON e lo stato OFF, per rendere valida l'ipotesi che $\Gamma_{S,ON} = \Gamma_{S,OFF}$.




Figura 32: Banco di Cold-Source Pull in fase di calibrazione con isolatore.

Inoltre l'isolatore rende costante il coefficiente di riflessione visto dal NFM tra la fase di calibrazione e quella di misura.

In fase di calibrazione il fattore di rumore del ricevitore è:

$$\begin{aligned}
 F_{RCVR,cal}(\Gamma_S) &= F_{iso}(\Gamma_S) + \frac{F_{NFM}(\Gamma_{iso}) - 1}{G_{av,iso}(\Gamma_S)} = \\
 &= \frac{1}{G_{av,iso}(\Gamma_S)} \Big|_{T=T_0} + \frac{F_{NFM}(\Gamma_{iso}) - 1}{G_{av,iso}(\Gamma_S)}
 \end{aligned} \tag{39}$$

Dove

$$\Gamma_{isol} = s_{22,isol} + \frac{s_{12,isol} \cdot s_{21,isol} \cdot \Gamma_S}{1 - \Gamma_S \cdot s_{11,isol}} \xrightarrow{s_{12,isol} \rightarrow 0} s_{22,isol} \tag{40}$$

pertanto per il fattore di rumore del ricevitore sotto tale ipotesi è:

$$F_{RCVR,cal}(\Gamma_S) = \frac{F_{NFM}(s_{22,iso})}{G_{av,iso}(\Gamma_S)} \Big|_{T=T_0} \tag{41}$$

assunto $\Gamma_S \cong 0$, essendo la sorgente di rumore adattata a 50Ohm. Adottando lo schema in Figura 32, il fattore di rumore associato al NFM, F_{NFM} , è quindi costante al variare al variare del carico Γ_S . Esso è ricavabile dalla fase di calibrazione come:

$$F_{NFM}(s_{22,iso}) \Big|_{T=T_0} = F_{RCVR,cal}(\Gamma_S) \cdot G_{av,iso}(\Gamma_S) \tag{42}$$

Di conseguenza in fase di calibrazione, con $\Gamma_S \cong 0$, ed in fase di misura, con $\Gamma_S \neq 0$, esso sarà costante.

Nel caso in cui $T \neq T_0$ il fattore di rumore del ricevitore sarà:

$$\begin{aligned}
F_{RCVR,cal}(\Gamma_S) &= F_{iso}(\Gamma_S) + \frac{F_{NFM}(\Gamma_{iso}) - 1}{G_{av,iso}(\Gamma_S)} = \\
&= 1 + \frac{T_C}{T_0} \cdot \left(\frac{1}{G_{av,iso}(\Gamma_S)} - 1 \right) + \frac{F_{NFM}(\Gamma_{iso}) - 1}{G_{av,iso}(\Gamma_S)} = \\
&= 1 + \frac{T_C}{T_0} \cdot \left(\frac{1 - G_{av,iso}(\Gamma_S)}{G_{av,iso}(\Gamma_S)} \right) + \frac{F_{NFM}(\Gamma_{iso}) - 1}{G_{av,iso}(\Gamma_S)} = \\
&= \frac{\left[T_0 \cdot G_{av,iso}(\Gamma_S) + T_0 F_{NFM}(\Gamma_{iso}) - T_0 \right] + T_C \cdot (1 - G_{av,iso}(\Gamma_S))}{T_0 \cdot G_{av,iso}(\Gamma_S)} = \\
&= \frac{\Delta T - \Delta T \cdot G_{av,iso}(\Gamma_S)}{T_0 \cdot G_{av,iso}(\Gamma_S)} + \frac{F_{NFM}(\Gamma_{iso})}{G_{av,iso}(\Gamma_S)} = \\
&= \frac{\Delta T}{T_0} \cdot \frac{1 - G_{av,iso}(\Gamma_S)}{G_{av,iso}(\Gamma_S)} + \frac{F_{NFM}(s_{22iso})}{G_{av,iso}(\Gamma_S)}
\end{aligned} \tag{43}$$

e quindi F_{NFM} è ricavabile dalla fase di calibrazione e dalla temperatura effettiva come:

$$F_{NFM}(s_{22iso}) = \frac{F_{RCVR,cal}(\Gamma_S) T_0 G_{av,iso}(\Gamma_S) - \Delta T \cdot (1 - G_{av,iso}(\Gamma_S))}{T_0} \tag{44}$$

La conoscenza di F_{NFM} risulta quindi fondamentale per la fase di misura.

Operativamente si è effettuata la calibrazione del ricevitore connettendo la NS all'ingresso dell'isolatore presente nel ricevitore ed effettuando misure di potenza hot-cold nella banda di interesse. Lo strumento NFM 8970B non fornisce come dati di uscita le potenze misurate ma la potenza normalizzata rispetto kBT_0 :

$$Dato_{mis,hot/cold} = 10 \cdot \log_{10} \left(\frac{P_{mis,hot/cold}}{kBT_0} \right) = 10 \cdot \log_{10} \left(\frac{T_{R,H/C}}{T_0} \right) \tag{45}$$

In particolare, tali Dati sono acquisiti per ogni stato degli attenuatori a RF ed IF del NFM, in modo da conoscere il kBG e $F_{RCVR,cal}$ per ogni possibile attenuatore a RF ed IF utilizzato in fase di misura. Per tale motivo, i due parametri incogniti sono ricavati dalla (44) come:

$$G_{RCVR,cal} = \frac{(T_{R,H} - T_{R,C})}{(T_H - T_C) \cdot (1 - |s_{11,iso,RCVR}|^2)} \quad (46)$$

$$F_{RCVR,cal} = 1 + \frac{T_{RCVR,cal}}{T_0} = 1 + \frac{\frac{T_{R,C}}{G_{RCVR,cal} \cdot (1 - |s_{11,iso,RCVR}|^2)} - T_C}{T_0}$$

dove T_C è la temperatura ambiente e $T_{Hot/Cold}$ sono legate all'ENR della NS come:

$$\begin{aligned} T_{Cold} &= T_C \\ T_{Hot} &= T_0 \cdot 10^{ENR/10} + T_C \end{aligned} \quad (47)$$

mentre

$$\begin{aligned} T_{R,C} &= T_0 \cdot 10^{P_{output,cold}/10} \\ T_{R,H} &= T_0 \cdot 10^{P_{output,hot}/10} \end{aligned} \quad (48)$$

1.5.2 Principio della Misura di Rumore Cold

Assumendo $T=T_0$, alla sezione di ingresso del ricevitore in fase di misura, in Figura 33, si ha invece:




Figura 33: Ricevitore del Banco di Cold-Source Pull in fase di misura.

$$F_{RCVR,mis}(\Gamma_{out}) = F_{iso}(\Gamma_{out}) + \frac{F_{NFM}(s_{22,iso}) - 1}{G_{av,iso}(\Gamma_{out})} = \frac{F_{NFM}(s_{22,iso})}{G_{av,iso}(\Gamma_{out})} \Big|_{T=T_0} \quad (49)$$

dove Γ_{OUT} è il coefficiente di riflessione visto dall'isolatore verso il DUT. Per il fattore di rumore del ricevitore in fase di misura si ha:

$$F_{RCVR,mis}(\Gamma_{out}) = \frac{F_{NFM}(s_{22,iso})}{G_{av,iso}(\Gamma_{out})} \Big|_{T=T_0} \quad (50)$$

Nel caso in cui T_C sia diverso da T_0 , dato quindi un $\Delta T = T_C - T_0$:

$$\begin{aligned}
F_{RCVR,mis}(\Gamma_{out}) &= \left[1 + \frac{T_C}{T_0} \cdot \left(\frac{1}{G_{av,iso}(\Gamma_{out})} - 1 \right) \right] + \frac{F_{NFM}(s_{22,iso}) - 1}{G_{av,iso}(\Gamma_{out})} = \\
&= \left[\frac{G_{av,iso}(\Gamma_{out}) \cdot T_0 + T_C \cdot (1 - G_{av,iso}(\Gamma_{out}))}{T_0 \cdot G_{av,iso}(\Gamma_{out})} + \frac{F_{NFM}(s_{22,iso}) - 1}{G_{av,iso}(\Gamma_{out})} \right] = \\
&= \frac{G_{av,iso}(\Gamma_{out}) \cdot (T_0 - T_C) + T_C - T_0 + T_0 \cdot F_{NFM}(s_{22,iso})}{T_0 \cdot G_{av,iso}(\Gamma_{out})} = \\
&= \frac{F_{NFM}(s_{22,iso})}{G_{av,iso}(\Gamma_{out})} + \frac{\Delta T}{T_0} \cdot \frac{1 - G_{av,iso}(\Gamma_{out})}{G_{av,iso}(\Gamma_{out})}
\end{aligned} \tag{51}$$

Conoscendo dalla fase di calibrazione F_{NFM} in (44), è possibile ricavare F_{RCVR} in fase di misura come:

$$\begin{aligned}
F_{RCVR,mis}(\Gamma_{out}) &= \frac{\left[T_0 \cdot G_{av,iso}(\Gamma_S) \cdot F_{RCVR,cal}(\Gamma_S) + \right. \\
&\quad \left. - \Delta T \cdot (1 - G_{av,iso}(\Gamma_S)) + \Delta T \cdot (1 - G_{av,iso}(\Gamma_{out})) \right]}{T_0 \cdot G_{av,iso}(\Gamma_{out})} = \\
&= \frac{\left[T_0 \cdot G_{av,iso}(\Gamma_S) \cdot F_{RCVR,cal}(\Gamma_S) + \right. \\
&\quad \left. + \Delta T \cdot (G_{av,iso}(\Gamma_S) - G_{av,iso}(\Gamma_{out})) \right]}{T_0 \cdot G_{av,iso}(\Gamma_{out})} = \\
&= \frac{G_{av,iso}(\Gamma_S) \cdot F_{RCVR,cal}(\Gamma_S)}{G_{av,iso}(\Gamma_{out})} + \frac{\Delta T}{T_0} \left(\frac{G_{av,iso}(\Gamma_S)}{G_{av,iso}(\Gamma_{out})} - 1 \right)
\end{aligned} \tag{52}$$

L'inserimento dell'isolatore in ingresso al NFM ha notevolmente semplificato la relazione che c'è tra il fattore di rumore del ricevitore in fase di calibrazione e quello in fase di misura: i due fattori di rumore differiscono, ora, solo per le variazioni del guadagno disponibile dell'isolatore secondo il coefficiente di riflessione che esso vede in ingresso.

Sarà compito di un secondo isolatore, presente nel banco di misura definitivo, rendere uguale il guadagno disponibile dell'isolatore nelle due fasi, di calibrazione e di misura, in modo che $\Gamma_{OUT} = \Gamma_{NS}$.

Si consideri ora lo schema a blocchi completo, in Figura 36, relativo alla fase di misura. Esso è costituito dalla sorgente di rumore, dalla “catena di misura” che a sua volta è costituita dalla cascata di più reti due-porte, in ordine: DUT, sonda destra della Probe Station, bias tee, transizione f-m, cavo coassiale, isolatore, transizione m-m, e dal ricevitore. Assunta T_e la temperatura equivalente di rumore del blocco tratteggiato, la potenza equivalente di rumore disponibile in ingresso vale:

$$P_{DISP,EQ} = kB \cdot (T_C + T_e) \quad (53)$$

dove T_C è la temperatura di rumore della sorgente.




Figura 34: Banco di Cold-Source Pull in fase di misura.

La potenza equivalente di rumore disponibile in ingresso al ricevitore vale invece:

$$P_{DISP,RCVR} = P_{MIS} \cdot \frac{1}{MM_{conj,meas} \cdot G_p} \quad (54)$$

dove la perdita per disadattamento coniugato in fase di misura è:

$$MM_{conj, meas} = \frac{|1 - \Gamma_{out} \cdot \Gamma_{RCVR}|^2}{(1 - |\Gamma_{out}|^2) \cdot (1 - |\Gamma_{RCVR}|^2)} \quad (55)$$

Otteniamo la potenza misurata dal “power meter”:

$$P_{MIS} = kBG \cdot T_{OUT} \cdot \frac{1 - |\Gamma_{out}|^2}{|1 - \Gamma_{out} \cdot \Gamma_{RCVR}|^2} \quad (56)$$

dove kBG è la nota quantità caratteristica del ricevitore.

Invertendo quest’ultima relazione si ottiene:

$$T_{OUT} = (T_C + T_e) \cdot G = \frac{P_{MIS}}{BkG} \frac{|1 - \Gamma_{out} \cdot \Gamma_{RCVR}|^2}{1 - |\Gamma_{out}|^2} \quad (57)$$

e risolvendo rispetto T_e :

$$T_e = \frac{P_{MIS}}{BkG} \frac{|1 - \Gamma_{out} \cdot \Gamma_{RCVR}|^2}{1 - |\Gamma_{out}|^2} \cdot \frac{1}{G_{av}} - T_C \quad (58)$$

da cui si ricava il fattore di rumore dell’intero blocco tratteggiato, contenente anche la temperatura equivalente di rumore del ricevitore:

$$F_{TOT} = \frac{P_{MIS}}{BkG} \frac{|1 - \Gamma_{out} \cdot \Gamma_{RCVR}|^2}{1 - |\Gamma_{out}|^2} \cdot \frac{1}{G_{av}} - \frac{T_C}{T_0} + 1 \quad (59)$$

Conoscendo la F_{TOT} , è possibile ricavare dalla formula di Friis e dalla (59), il fattore di rumore del DUT suddividendo la catena di misura in due sottoblocchi costituiti dal singolo DUT e dai componenti passivi del banco, sonda di uscita, bias tee, cavi ed isolatore.




Figura 35: Catena di misura con DUT.

$$F_{TOT}(\Gamma_{NS}) = \left[\begin{aligned} &F_{DUT}(\Gamma_{NS}) + \frac{F_{rete\ out}(\Gamma_{out,DUT}) - 1}{G_{av,DUT}(\Gamma_{NS})} + \\ &+ \frac{F_{RCVR}(\Gamma_{out,rete\ out}) - 1}{G_{av,DUT}(\Gamma_{NS}) \cdot G_{av,rete\ out}(\Gamma_{out,DUT})} \end{aligned} \right] \quad (60)$$

Invertendo tale relazione è possibile ricavare direttamente il fattore di rumore del DUT. Da tale relazione è evidente che per ottenere il fattore di rumore dell'intera catena di misura è sufficiente un'unica misura di potenza. Inoltre non è più necessaria una sorgente di rumore che sia in grado di assumere due diverse temperature equivalenti di rumore ma come sorgente di rumore può essere utilizzato il blocco passivo che si trova in ingresso al DUT; cioè, la potenza misurata P_{MIS} può essere ottenuta sfruttando il rumore termico della rete passiva d'ingresso costituita dal bias-tee, dal Tuner, dallo switch e dai cavi di collegamento.

Operativamente la porta di ingresso del Tuner è chiusa su un'impedenza di riferimento Z_0 . Inoltre, dovendo effettuare una sola misura di potenza in cui la sorgente è costituita, come detto, dal blocco passivo d'ingresso, non è più necessaria la caratterizzazione completa del Tuner attraverso i quattro parametri [S] (a differenza di quanto avviene nel metodo Hot-Cold), ma è sufficiente conoscerne il suo coefficiente di riflessione.

E' possibile quindi inserire uno switch SPDT dopo il Tuner che permette di effettuare "contemporaneamente" la misura dell' s_{22} con l'analizzatore di reti vettoriale, e la misura di rumore con il Noise Figure Meter, senza spostare la sonda del Tuner ed eliminando così, completamente, l'errore dovuto alla ripetibilità del Tuner.

$$F_{2blocco}(\Gamma_S) = \frac{1}{G_{av,2blocco}(\Gamma_S)} \quad (62)$$

e sostituendo nella (61), dopo aver semplificato, si ottiene:

$$F_{TOT}(\Gamma_S) = F_{DUT}(\Gamma_S) - \frac{1}{G_{av,DUT}(\Gamma_S)} + \frac{F_{RCVR,mis}(\Gamma_{out,2blocco})}{G_{av,DUT}(\Gamma_S) \cdot G_{av,2blocco}(\Gamma_{out,DUT})} \quad (63)$$

da cui si ottiene il fattore di rumore del dispositivo:

$$F_{DUT}(\Gamma_S) = F_{TOT}(\Gamma_S) + \frac{1}{G_{av,DUT}(\Gamma_S)} - \frac{F_{RCVR,mis}(\Gamma_{out,2blocco})}{G_{av,DUT}(\Gamma_S) \cdot G_{av,2blocco}(\Gamma_{out,DUT})} \quad (64)$$

Operativamente ad ogni carico sintetizzato dal Tuner è effettuata una misura di potenza normalizzata e sono acquisiti gli attenuatori ad IF ed RF selezionati dal NFM. Ad ogni misura quindi corrisponde una temperatura equivalente misurata:

$$T_{mis} = T_0 \cdot 10^{Dato_{mis}/10} \quad (65)$$

Tale temperatura equivalente viene quindi scalata alla sezione di ingresso del ricevitore tenendo in conto la perdita di disadattamento in fase di misura:

$$T_{OUT} = \frac{T_{mis}}{G_{RCVR,cal}} \cdot MM_{conj,mis} \quad (66)$$

Conoscendo poi la temperatura di rumore del 2 blocco:

$$T_{2,blocco} = T_C \cdot \left(\frac{1}{G_{av,2blocco}(\Gamma_{out,DUT})} - 1 \right) \quad (67)$$

risulta che

$$T_{DUT} = \frac{T_{OUT} - T_{RCVR,mis}}{G_{av,DUT}(\Gamma_{SourcePull}) \cdot G_{av,2blocco}(\Gamma_{out,DUT})} - \frac{T_{2blocco}}{G_{av,DUT}(\Gamma_{SourcePull})} - T_C \quad (68)$$

1.5.4 Caratterizzazione del Banco di Misura

Al fine di assemblare il banco di Figura 29 è necessario caratterizzare i componenti del banco di misura tramite i parametri [S], ed in particolare:

- lo switch in ingresso nelle due posizioni che connettono rispettivamente il Tuner ad il VNA ed il Tuner al DUT.
- il bias tee di uscita, cavi ed isolatori.

Tali caratterizzazioni sono effettuate tramite calibrazioni in cavo SOLT, Short Open Load Through, mentre per i componenti non-insertable, le sonde a RF, si effettua una calibrazione on wafer adapter-removal, che ha permesso di determinare i parametri [S] della sonda di uscita e della cascata della sonda e bias tee di ingresso. La qualità delle calibrazioni in cavo e soprattutto on wafer sono fondamentali per una buona caratterizzazione di rumore, in quanto influiscono sia sull'accuratezza di misura del carico sintetizzato dal Tuner sia sulla fase di elaborazione delle potenze di rumore.

Con l'obiettivo di mostrare le differenze fra l'estrazione dei parametri [S] dei componenti non-insertable, come la cascata della sonda e del bias tee d'ingresso, sono state effettuate due differenti approcci di calibrazione; il primo è basato sulla tecnica unterminating mentre il secondo si basa sull'adapter-removal. Il confronto dei parametri [S] estratti dai due metodi permette di determinare la tecnica più corretta in modo da minimizzare i possibili errori sul valore di carico sintetizzato all'ingresso dei FET. Si osserva infatti che una variazione del carico d'ingresso rispetto al valore stimato determina variazioni sensibili del Fattore di rumore estratto dalle misura di potenza fredda poiché un valore differente di Γ_S genera un errore diretto nella (61).

La prima, nota come unterminating, prevede una calibrazione in cavo del VNA ad una porta. Una volta calibrato lo strumento e connesso bias tee di ingresso si effettuano misure di coefficiente di riflessione appoggiando la sonda su tre differenti carichi noti (SOL).

In questo modo è possibile determinare per elaborazione delle misure i parametri $s_{11,probe}$, $s_{22,probe}$ ed $s_{12,probe} \bullet s_{21,probe}$ della sonda.

Il secondo metodo prevede invece una calibrazione adapter-removal. La verifica dei parametri [S] della sonda di ingresso e bias tee, estratti attraverso le due differenti calibrazioni, è stata effettuata calibrando il VNA on wafer ad una porta alla sonda di uscita. Connettendo un thru fra le due sonde e chiudendo la sonda di ingresso su un carico riflessivo noto, si è misurato alla sonda di uscita il coefficiente di riflessione.

Effettuando il de-embedding del thru presente fra le due sonde in misura, si sono confrontate la misura con i parametri [S] della cascata della sonda di ingresso e bias tee, estratti precedentemente con le calibrazioni unterminating e adapter removal, e carico noto, uno short del Kit di Calibrazione K dell'Anritsu Modello 3652, in Figura 37.




Figura 37: Coefficiente di riflessione della sonda di ingresso, chiusa su uno short.

Come è possibile notare in Figura 37, la calibrazione unterminating presenta un errore maggiore in fase sull' s_{11} , stimato tramite la calibrazione ad una porta. La calibrazione adapter-removal, invece, presenta s_{11} fondamentalmente identico in modulo e fase alla misura effettuata con calibrazione ad una porta. E' quindi evidente che per minimizzare ogni errore ripetibile è stata adottata la calibrazione adapter-removal per estrarre i parametri [S] delle sonde e bias tee

a RF presenti nel banco di misura necessari per l'estrazione della figura di rumore dei dispositivi attivi.

I transistori considerati come veicoli di prova sono:

- un coplanare fornito dalla fonderia QinetiQ basato su un substrato in GaN formato da 4 finger ciascuno lungo $125\mu\text{m}$ ($4 \times 125 = 500\mu\text{m}$ come periferia di Gate) e una lunghezza di canale pari a $0.25\mu\text{m}$ con distanza tra i contatti di Drain e Source pari a $4\mu\text{m}$.
- un field plate microstriscia fornito dalla fonderia Selex Sistemi Integrati basato su un substrato in GaAs formato da 4 finger ciascuno lungo $100\mu\text{m}$ ($4 \times 100 = 400\mu\text{m}$ come periferia di Gate) e una lunghezza di canale pari a $0.5\mu\text{m}$ con distanza tra i contatti di Drain e Source pari a $5\mu\text{m}$.

Il primo transistor è caratterizzato on wafer a parametri [S] per le polarizzazioni a V_{DS} costante e pari a 10V al 10%, 20% e 30% I_{DSS} . Il secondo è caratterizzato on wafer a parametri [S] per le polarizzazioni a $V_{DS} = 2.5$ e 5V al 30% I_{DSS} e I_{DSS} . Le misure effettuate al VNA utilizzano rispettivamente per il primo e il secondo transistor una calibrazione TRL, Through Reflect Lines, su substrato GaN e su substrato GaAs.

Come la calibrazione adapter-removal, anche la calibrazione TRL, adottata per misurare i parametri [S] del DUT, è determinante nella fase di estrazione del fattore di rumore dalle misure di potenza fredda. In particolare, come per i componenti non-insertable, la misura di s_{11} del dispositivo attivo è critica per un'estrazione accurata del fattore di rumore. Infatti un errore in fase di pochi gradi, derivante per esempio dalla calibrazione on wafer come mostrato in Figura 38, su s_{11} può inficiare l'estrazione del parabolide di rumore.

E' stato quindi necessario adottare una calibrazione on wafer 2 porte sullo stesso substrato del dispositivo attivo e con lo stesso modo di propagazione; per il DUT QinetiQ si è adottata una calibrazione coplanare TRL su GaN, mentre per il DUT Selex S.I. una calibrazione microstriscia TRL su GaAs.




Figura 38: s_{11} misurato del dispositivo QinetiQ @ VDS=10V e 20%IDSS. La linea nera, ed il marker 1, è stata ottenuta per una calibrazione TRL in GaN, la linea blu, ed il marker 3, ottenuta in SOLT su allumina e la linea rossa, ed il marker 2, ottenuta in TRL su allumina.,

I marker in Figura 38 evidenziano come a 5GHz i tre parametri s_{11} misurati differiscano in fase di quattro gradi, rispetto al valore ottenuto dalla calibrazione TRL su GaN, nominalmente la migliore. Una variazione di questo ordine di grandezza può risultare determinante nell'accuratezza dell'estrazione del paraboloide di rumore.

Terminata la fase di pre-caratterizzazione del banco di Cold-Source Pull e dei dispositivi attivi in misura, si è calibrato il ricevitore di rumore, come descritto nel paragrafo 1.5.1, estraendo i parametri di rumore k_{BG} e F_{RCVR} necessari per rimuovere dalle misure il contributo rumoroso del ricevitore stesso.

Infine, prima della fase di misura Cold-Source Pull, l'analizzatore di reti è calibrato ad una porta, tramite standard in cavo coassiale (SOL), ed è connesso allo switch. Mediante le procedure descritte nel Capitolo 1 si sono effettuate le misure di Cold-Source Pull su differenti HBV FET.

1.5.5 Cold-Source Pull di HBV GaN FET

Il primo DUT caratterizzato è il dispositivo attivo QinetiQ. Di tale dispositivo attivo sono stati effettuati Cold-Source Pull a 6 GHz, 11 GHz e 16GHz per le seguenti polarizzazioni a $V_{DS}=10V$ ed I_{DS} pari al 10%, 20% e 30% I_{DSS} . In Figura 39, Figura 40 e Figura 41 sono mostrate rispettivamente le prestazioni di cifra di rumore a 6, 11 e 16 GHz per quello che è risultato il bias ottimo di rumore, $I_{DS}=20\%I_{DSS}$.




Figura 39: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ per la frequenza di 6 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 40: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ per la frequenza di 11 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 41: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ per la frequenza di 16 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.

In Figura 42, Figura 43 e Figura 44 sono mostrate rispettivamente le prestazioni di cifra di rumore a 6, 11 e 16 GHz a $V_{DS}=10V$ e $I_{DS}=10\%I_{DSS}$.




Figura 42: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=10\%I_{DSS}$ per la frequenza di 6 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 43: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=10\%I_{DSS}$ per la frequenza di 11 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 44: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=10\%I_{DSS}$ per la frequenza di 16 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.

In Figura 45, Figura 46, Figura 47 sono mostrate rispettivamente le prestazioni di cifra di rumore a 6, 11 e 16 GHz a $V_{DS}=10V$ e $I_{DS}=30\%I_{DSS}$.




Figura 45: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 6 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 46: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 11 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 47: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 16 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.

Per la polarizzazione $V_{DS}=10V$ e $I_{DS}=20\%I_{DSS}$ è possibile misurare sperimentalmente la cifra di Fattore di Rumore minimo sperimentalmente, perché i cerchi a cifra di rumore costante si chiudono all'interno della zona mappata dal tuner. Tuttavia, per le altre due polarizzazioni, a 16GHz, ciò non avviene e non è possibile individuare direttamente dalle misure sperimentali la cifra di rumore minima. Infatti all'aumentare della frequenza, le perdite presenti fra tuner e DUT riducono il massimo valore assoluto del coefficiente di riflessione sintetizzabile dal tuner.

Per tale motivo, al crescere della frequenza, la mappa di punti sintetizzabili tende lentamente a collassare. Nel banco implementato è possibile sintetizzare a 6 e a 16GHz rispettivamente un coefficiente di riflessione di valore assoluto massimo pari a 0.75 e a 0.6.

L'applicazione della caratterizzazione Cold-Source Pull ad alta frequenza è comunque di fondamentale importanza per la caratterizzazione e la modellistica di dispositivi attivi a basso rumore. Infatti, tramite il fitting del parabolide di rumore misurato, descritto dettagliatamente nel paragrafo 2.5, è possibile determinare tutti i parametri di rumore del DUT.

Il banco di Cold-Source Pull permette quindi di determinare sul dispositivo attivo in studio, cioè il FET Qinetiq @ $V_{DS}=10V$, il NF minimo ed il carico ottimo di rumore al variare della frequenza e della polarizzazione, come mostrato rispettivamente nella Figura 48, Figura 49 e Figura 50.




Figura 48: Cifra di Fattore di Rumore minima misurata per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$.




Figura 49: Valore assoluto del coefficiente di riflessione del carico ottimo per il rumore misurato per il dispositivo QinetiQ @ $V_{DS}=10V$.




Figura 50: Valore di fase del carico ottimo per il rumore misurato per il dispositivo QinetiQ @ $V_{DS}=10V$.

1.5.6 Cold-Source Pull di HBV GaAs FET

Il secondo DUT caratterizzato è il dispositivo attivo fornito da Selex Sistemi Integrati. Sono stati effettuati Cold-Source Pull a 5, 8 10GHz per le seguenti polarizzazioni: $V_{DS}=2.5V$, $V_{DS}=5V$ ed $I_{DS}=30\%I_{DSS}$. In Figura 51, Figura 52 ed in Figura 53 sono mostrate le prestazioni di cifra di rumore nella polarizzazione a $V_{DS}=2.5V$.




Figura 51: Cifra di Fattore di Rumore estratto per il dispositivo Selex Sistemi Integrati @ $V_{DS}=2.5V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 5 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 52: Cifra di Fattore di Rumore estratto per il dispositivo Selex Sistemi Integrati @ $V_{DS}=2.5V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 8 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.




Figura 53: Cifra di Fattore di Rumore estratto per il dispositivo Selex Sistemi Integrati @ $V_{DS}=2.5V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 10 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.

Il dispositivo attivo realizzato in tecnologia GaAs con Field Plate si caratterizza per un NF minimo al variare della frequenza e della polarizzazione mostrato in Figura 54.




Figura 54: Cifra di Fattore di Rumore minima misurata per il dispositivo Selex @ $I_{DS}=30\%I_{DSS}$.

1.5.7 Studio della Sensibilità di Misure di Cold-Source Pull

L'approccio descritto in questo Capitolo permette in fase di misura di determinare il Fattore di rumore al variare del carico di ingresso. Tali valori sono ricavati dalle espressioni analitiche presentate in eq. (63)-(68) e sono dipendenti in particolar modo dall'accuratezza dei parametri $[S]$ dei FET e della rete non-insertable costituita da bias tee e sonda d'ingresso.

Come mostrato in Figura 37 ed in Figura 38, un approccio di calibrazione differente per i componenti non-insertable e per i dispositivi attivi implica rispettivamente una variazione in fase del carico sintetizzato all'ingresso del transistor o dell' s_{11} del FET. Tale variazione, anche se minima e minore di 5 gradi, determina differenze sensibili sui fattori di rumore estratti dalle misure di potenza fredda.

Fissato come dispositivo in analisi il FP FET in GaAs, polarizzato al $30\%I_{DSS}$ @ $V_{DS}=2.5V$, si sono confrontati i Fattori di rumore estratti a 6GHz introducendo un errore inferiore in modulo a 5 gradi sul carico sintetizzato e all'ingresso del FET.

In Figura 55 è mostrato l'effetto di questa variazione. In Figura 55b l'incremento di 5 gradi produce un aumento di Fattore di rumore minimo di 0.4dB oltre ad una diminuzione del Γ_{opt} . Una diminuzione di 5 gradi del carico sintetizzato all'ingresso del FET genera invece un decremento di 0.5dB sul Fattore di rumore minimo estratto ed un forte aumento in modulo del Γ_{opt} , come mostrato in Figura 55c.

Il legame fra il fattore di rumore minimo ed il Γ_{opt} estratti in fase di misura con l'errore introdotto sul carico sintetizzato all'ingresso del FET è mostrato in Figura 56. Risulta quindi determinante nelle misure di Cold-Source Pull individuare la procedura di calibrazione più accurata per estrarre i parametri $[S]$ dei componenti non-insertable presenti fra il VNA ed il FET.




Figura 55: Cifra di Fattore di Rumore per il dispositivo Selex @ $I_{D_S} = 30\% I_{D_{SS}}$ imponendo un errore sui carichi sintetizzati di (a) 0 gradi , (b) +5 gradi e (c) -5 gradi.




Figura 56: Dipendenza della Cifra di Fattore di Rumore minima e Γ_{opt} in funzione dell'errore in gradi del carico sintetizzato all'ingresso del FET.

In modo equivalente, imponendo su s_{11} misurato del FET un errore inferiore in modulo a 5 gradi, si sono confrontati al variare di tale errore i Fattori di rumore minimo e il valore in modulo del Γ_{opt} estratti dalle misure di potenza fredda, come mostrato in Figura 57.




Figura 57: Dipendenza della Cifra di Fattore di Rumore minima e valore assoluto di Γ_{opt} in funzione dell'errore in gradi di s_{11} del FET.

L'andamento di tali parametri in funzione dell'errore legato ad s_{11} è identico al comportamento legato all'errore sul carico sintetizzato in ingresso al FET, Figura 56. I due tipi di errori considerati generano la stessa variazione dei parametri poiché in entrambi i casi la perdita per disadattamento in eq. (27) assume lo stesso valore.

Ciò dimostra che l'accuratezza della misura è fortemente dipendente dall'accuratezza con la quale sono stati misurati i parametri [S] sia del FET sia dei componenti non-insertable presenti in ingresso al dispositivo attivo. Per la minimizzazione di questo errore risulta quindi di grande importanza effettuare sia calibrazioni adapter-removal per i componenti non-insertable sia calibrazioni TRL con correzione dell'impedenza caratteristica per i FET.

Capitolo 2

Modellistica di Transistori HBV per Applicazioni a Basso Rumore

2.1 Introduzione

La fase di caratterizzazione lineare presentata nel Capitolo 1 fornisce un quadro dell'applicabilità delle tecnologie HBV nel campo delle microonde per applicazioni sia ad alta potenza sia a bassa rumorosità.

Tuttavia la fase di progettazione di circuiti integrati monolitici ad alta frequenza in tecnologie HBV può essere implementata solo a patto che i fenomeni fisici, o quantomeno gli aspetti fenomenologici dei processi, che avvengono all'interno dei componenti di cui sono costituiti, siano compresi sino in fondo ed opportunamente modellizzati e caratterizzati. Determinata l'applicabilità tecnologica dei HBV FET è quindi necessario analizzare il problema della modellistica di dispositivi attivi rivolta ad HBV FET.

L'obiettivo di questo Capitolo è presentare il lavoro di modellistica lineare a circuito equivalente effettuato nei tre anni di Dottorato ed orientato alle applicazioni a basso rumore su dispositivi in tecnologia GaN. Sono quindi descritte e commentate le metodologie comunemente utilizzate per l'estrazione dei modelli a circuito equivalente. Tali metodologie sono state quindi applicate per la realizzazione di un modello a temperatura equivalente di rumore relativo ad un FET in tecnologia GaN sul quale sono stati effettuati i Cold-Source Pull di rumore, presentati nel Capitolo 1. La validazione del modello è stata quindi effettuata sia tramite misure a parametri $[S]$ sia tramite misure di rumore su carico adattato ed a carico variabile.

Al fine di terminare la fase di validazione si è anche utilizzato l'algoritmo di Lane per ricavare direttamente dalle misure Cold-Source Pull i quattro parametri di rumore sufficienti a descrivere univocamente il comportamento rumoroso di una rete due porte. Il modello di rumore determinato con quest'ultimo approccio è concorde al modello determinato tramite circuito equivalente.

2.2 Modellistica di FET ad Alta Frequenza

La maggior parte dei simulatori circuitali disponibili, soprattutto quelli orientati alle microonde, consentono di descrivere un circuito lineare n-porte sulla base di una tabella di parametri di scattering in funzione della frequenza e, talvolta, come funzione del punto di lavoro del dispositivo, talvolta opportunamente interpolata e/o estrapolata. Pertanto una collezione di campioni dei parametri di scattering misurati al variare della frequenza costituisce un modello di piccolo segnale, il cui principale vantaggio è quello di utilizzare direttamente le misure effettuate in laboratorio. Tuttavia, tali modelli non possono essere estesi al di fuori del campo di misura stesso, poiché in questi casi il processo di estrapolazione può produrre risultati inesatti. Viceversa un modello fisico multidimensionale del dispositivo, sebbene più accurato e dettagliato, non è utilizzabile in programmi di simulazione che richiederebbero complessità computazionali troppo elevate

Nell'ambito della simulazione di circuiti ad alta frequenza, il modello a circuito equivalente è, sia per la sua efficienza che per la sua accuratezza, il modello di dispositivo attivo più utilizzato. Esso è costituito da un circuito elettrico a parametri concentrati nel quale ogni elemento rappresenta un particolare fenomeno fisico presente nel dispositivo. Tale circuito può essere scomposto in due sottoreti: l'estrinseco, indipendente dalle tensioni di alimentazione, e l'intrinseco, in cui ogni elemento dipende dalla tensione di bias.

L'estrinseco rappresenta la rete passiva di accesso al dispositivo attivo e modella la resistenza distribuita della metallizzazione di Gate, le resistenze dei contatti ohmici e della parte di accesso al canale, le induttanze dei terminali e le capacità legate agli elettrodi del dispositivo tra gli elettrodi ed il piano di massa sottostante.

L'intrinseco modella l'effetto di modulazione del canale da parte della tensione di controllo Gate-Source, le perdite dello strato attivo nelle regioni rispettivamente Gate-Source e Gate-Drain, le cui estensioni dipendono dalla larghezza della regione di svuotamento e quindi dalla tensione applicata, e infine anche la carica nella regione svuotata del canale.

Nonostante il modello circuitale a costanti concentrate implichi sempre tale approssimazione e richieda complesse procedure per estrarre dalle misure i valori dei componenti di cui è costituito, esso presenta alcuni vantaggi, [36]:

- la topologia del circuito equivalente è legata alla fisica del dispositivo, per cui è nota la correlazione tra i parametri del circuito equivalente e la geometria del dispositivo. Ne consegue che sono facilmente individuabili le regole di scalatura del modello (ad esempio in funzione della periferia di gate W), ciò non vale invece per modelli basati direttamente sulle misure;
- un circuito equivalente è utilizzabile con buona approssimazione anche per frequenze esterne al campo di misura, sia a bassa che ad alta frequenza. Inoltre, il circuito equivalente intrinsecamente elimina parte degli errori legati all'incertezza delle misure effettuate;
- i simulatori circuitali che hanno soltanto un time-domain solver (ad esempio SPICE) non supportano modelli basati su tabelle di parametri di scattering; in questo caso il ricorso ad approcci alternativi, come l'approccio a circuito equivalente, è obbligato;
- il circuito equivalente consente di adottare una procedura semplificata per l'estrazione del modello di rumore mediante l'uso di semplici misure di fattore di rumore su 50 Ω , metodo F_{50} ;
- mentre in regime di piccolo segnale i parametri differenziali (come i parametri di scattering, di ammettenza e di impedenza), misurati al variare della frequenza, costituiscono un modello esatto del dispositivo, in condizioni di eccitazione del dispositivo a grande segnale, non esiste un modello esatto, se non in continua o a bassissima frequenza, dove possono essere trascurati gli effetti di memoria. Ad alta frequenza, ed in particolare nel campo delle microonde e delle onde millimetriche, gli effetti reattivi non sono trascurabili.

I parametri del circuito equivalente sono determinati attraverso metodologie illustrate nel presente Capitolo che utilizzano i dati misurati di piccolo segnale per opportune condizioni di alimentazione.

2.3 Approccio di Modellistica a Circuito Equivalente

Una forma tipica per il circuito equivalente a piccolo segnale è mostrata in Figura 58; in esso si distinguono, nella parte tratteggiata, gli elementi intrinseci, che modellizzano il comportamento della parte attiva del dispositivo (canale), e gli elementi parassiti, esterni alla parte tratteggiata, che modellizzano il comportamento elettrico della struttura che consente l'accesso alla parte attiva dall'esterno.




Figura 58: Esempio di circuito equivalente lineare per FET ad alta frequenza.

Lo stato di svuotamento del canale, quindi il suo comportamento, dipende dalle tensioni di polarizzazione applicate al dispositivo, le quali hanno un effetto minimo sulla struttura che permette l'accesso al canale: pertanto gli elementi intrinseci sono i soli ad essere considerati dipendenti dalle condizioni di polarizzazione. Per la valutazione degli elementi che compongono il circuito equivalente si utilizzano misure in continua, utili per la valutazione delle resistenze parassite, e misure di parametri $[S]$ a piccolo segnale, [19].

Il procedimento di estrazione del circuito equivalente prevede una fase iniziale di valutazione dei parassiti, ed una seconda fase in cui, per ogni condizione di

polarizzazione, si valutano gli elementi intrinseci; i valori ottenuti in questa seconda fase possono eventualmente servire per affinare i valori dei parassiti. Un confronto finale tra i parametri $[S]$ misurati e quelli ottenuti a partire dal modello permette di verificare l'accuratezza dei valori ottenuti per gli elementi parassiti ed anche validare la scelta della topologia effettuata preliminarmente alla fase di estrazione.

Il modello a circuito equivalente che si considera è costituito da 9 elementi per la parte intrinseca e da 11 elementi per quella estrinseca, [20][21]. La topologia circuitale per l'estrinseco adottata è quella presentata in Figura 58. Inoltre per estendere il range di validità del modello fino a frequenze millimetriche, le reti LC in ingresso ed in uscita al dispositivo possono essere sostituite con dei tratti di linea senza perdite o, nota la geometria della struttura, si può rimuovere il contributo della struttura a microstriscia (o coplanare) di accesso, mediante simulazioni elettromagnetiche delle sole metallizzazioni di accesso.

2.3.1 Valutazione degli Elementi Parassiti

Le informazioni necessarie alla valutazione degli elementi parassiti sono ottenute da misure di tensione-corrente (I/V) in continua per la valutazione delle resistenze parassite e da misure di parametri $[S]$ per gli elementi reattivi. In particolare, le misure a piccolo segnale sono realizzate sul dispositivo polarizzato in modo tale che il comportamento elettrico del canale sia definito dal numero minimo di parametri; ciò è ottenuto annullando la tensione di polarizzazione Drain-Source ($V_{ds}=0V$) in modo che il canale abbia un comportamento passivo ed una profondità uniforme.

Gli elementi parassiti di tipo resistivo, induttivo e capacitivo possono essere valutati separatamente prendendo in considerazione le grandezze elettriche che sono maggiormente influenzate dagli elementi che si vogliono determinare; queste grandezze sono misurate nelle condizioni di polarizzazione che esaltano tale dipendenza.

Nelle condizioni di canale freddo, il comportamento della parte attiva del dispositivo può essere rappresentato da una rete due porte distribuita; questa è ottenuta considerando che ogni sezione dx del canale, nella direzione che va

dal Source al Drain, può essere rappresentata da una giunzione Schottky di resistenza dinamica $r \cdot dx$ e capacità dinamica $c_g \cdot dx$, e che tra una sezione e la successiva è presente un tratto di canale, di resistenza $r_c \cdot dx$.

Pertanto la rete due porte distribuita risulta essere quella rappresentata in Figura 59. Grazie alla condizione di chiusura simmetrica del dispositivo (essendo $V_{ds}=0V$), tutte le celle sono identiche tra loro e quindi il circuito di Figura 59 può essere facilmente associato alla rappresentazione di una linea di trasmissione, [22][23], la cui impedenza caratteristica Z_c e costante di propagazione Γ sono date in eq. (69):

$$Z_c = \sqrt{\frac{R_c}{1/R + j\omega \cdot C_g}} \quad (69)$$

$$\Gamma = \sqrt{R_c(1/R + j\omega \cdot C_g)}$$

essendo L la lunghezza di canale del dispositivo e con

$R_c = r_c \cdot L$, resistenza totale di canale,

$R = r \cdot L$, resistenza dinamica totale di giunzione,

$C_g = c_g \cdot L$, capacità dinamica totale di giunzione




Figura 59: Rete distribuita per la rappresentazione del canale

I parametri Z della rete, [24], se si prende come porta 1 quella tra Gate e Source e come porta 2 quella tra Drain e Source, hanno le seguenti espressioni:

$$Z_{11} = Z_c \cdot co \tanh(\Gamma \cdot L) \quad (70)$$

$$Z_{12} = Z_{21} = Z_c \cdot \frac{\cosh(\Gamma \cdot L) - 1}{\sinh(\Gamma \cdot L)} \quad (71)$$

$$Z_{22} = 2 \cdot Z_c \cdot \frac{\cosh(\Gamma \cdot L) - 1}{\sinh(\Gamma \cdot L)} \quad (72)$$

Se $|\Gamma \cdot L| \ll 1$, in dipendenza dalle condizioni di polarizzazione, che determinano R_c , R , C_g , e dalla frequenza, tali espressioni possono essere sviluppate in serie di Taylor ottenendo:

$$Z_{11} \cong \frac{R_c}{3} + \frac{R}{1 + j\omega \cdot C_g \cdot R} \quad (73)$$

$$Z_{12} = Z_{21} \cong \frac{R_c}{2} \quad (74)$$

$$Z_{22} \cong R_c \quad (75)$$

Tale rappresentazione permette analiticamente di ricavare gli elementi parassiti del circuito equivalente.

I metodi di estrazione descritti nei paragrafi successivi sono stati applicati direttamente per ricavare il modello a circuito equivalente del dispositivo QinetiQ 4x125.

2.3.2 Estrazione delle Capacità Parassite

La rappresentazione utilizzabile per la valutazione delle capacità parassite è quella a parametri Y , [25] e ciò accade in particolare per basse frequenze, quando il dispositivo è polarizzato a “canale aperto” (cioè con tensioni di polarizzazione $V_{ds} = 0$ e $V_g > V_{gs} \gg V_p$, dove V_g è la tensione di soglia della giunzione di gate e V_p è la tensione di pinch-off) ed al “pinch-off” (cioè con tensioni di polarizzazione $V_{ds} = 0$ e $V_{gs} \leq V_p$).

Sfruttando questo tipo di misure le tecniche che sono stati utilizzate per ottenere informazioni sulle capacità parassite sono basate su due metodi. Il primo è relativo alle misure a canale aperto, mentre il secondo sfrutta direttamente le misure al pinch-off.

Se il dispositivo è polarizzato a canale aperto, [26], la resistenza dinamica di giunzione R è elevata, cioè il diodo gate-canale è interdetto; pertanto le espressioni dei parametri Z diventano:

$$Z_{11}(\omega) = \frac{R_c}{3} + \frac{1}{j\omega \cdot C_g} \quad (76)$$

$$Z_{12}(\omega) = Z_{21}(\omega) = \frac{R_c}{2} \quad (77)$$

$$Z_{22}(\omega) = R_c \quad (78)$$

In tali condizioni di polarizzazione, il comportamento a piccolo segnale del dispositivo può essere rappresentato dal circuito in Figura 60.




Figura 60: Circuito equivalente del dispositivo polarizzato a canale aperto

Il coefficiente “a” presente in Figura 60 è pari ad $-1/6$. Da una analisi a bassa frequenza, è possibile ottenere:

$$\text{Im}[Y_{11}(\omega)] \cong \omega \cdot (C_g + C_{pg} + C_{pgd}) \quad (79)$$

$$\text{Im}[Y_{12}(\omega)] = \text{Im}[Y_{21}(\omega)] \cong -\omega \cdot (C_g + C_{pgd}) \quad (80)$$

con C_g dipendente dalla tensione di polarizzazione di Gate V_{gs} secondo la relazione (o similari, ottenute per fitting da dati sperimentali):

$$C_g = C_{g0} \cdot \sqrt{\frac{V_{bi} - V_p}{V_{bi} - V_{gs}}} = C_{g0} \cdot \alpha(V_{gs}) \quad (81)$$

dove V_p è la tensione di pinch-off e V_{bi} è la tensione di “built-in” del dispositivo.

Si procede poi, per valutare le capacità parassite, misurando i parametri [S] per varie polarizzazioni (variando V_{gs}) a canale aperto ($V_{ds}=0V$). Si trasformano i parametri [S] in parametri Y come in Figura 61.




Figura 61: Dispositivo 4x125 Qinetiq in condizione di open canne e cold FET fissata @ $V_{GS}=-4.5V$, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{11} , Y_{12} .

Si ricava la pendenza a bassa frequenza di $\text{Im}[Y_{11}(\omega)]$ e di $\text{Im}[Y_{12}(\omega)]$ per ogni valore di α e si estrapola per $\alpha=0$, i valori ottenuti per le pendenze di $\text{Im}[Y_{11}(\omega)]$ $\text{Im}[Y_{12}(\omega)]$ ottenendo C_{pg} e C_{pgd} .

In forma grafica, quanto accennato sopra è evidenziato in Figura 62.




Figura 62: Dispositivo 4x125 Qinetiq in condizione di open canale e cold FET, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{11} e Y_{12} al variare di α .

Dalla Figura 62 si nota come per $\alpha=0$, la pendenza della parte immaginaria di Y_{12} tende ad un valore di circa 15fF. Invece per $\alpha=0$, la pendenza della parte immaginaria di Y_{11} tende ad un valore di circa 95fF. In queste condizioni è possibile ipotizzare che C_{pgd} sia trascurabile rispetto C_{pg} . Posta $C_{pgd}=0$ l'analisi delle curve a canale aperto porta ad estrarre direttamente $C_{pg}=95\text{fF}$.

Analoga trattazione può essere fatta per determinare C_{pd} , in Figura 63. Dall'analisi delle pendenze della parte immaginaria di Y_{22} è possibile estrarre per $\alpha=0$ direttamente il valore di $C_{pd}=90\text{fF}$.




Figura 63: Dispositivo 4x125 Qinetiq in condizione di open channel e cold FET, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{22} , al variare di α .

Se il dispositivo è polarizzato al pinch-off, il comportamento della parte attiva può essere rappresentato con una rete totalmente capacitiva; il comportamento a piccolo segnale del dispositivo può quindi essere rappresentato dal circuito in Figura 64.




Figura 64: Circuito equivalente del dispositivo polarizzato al pinch-off.

Dal circuito equivalente in Figura 64 è possibile ricavare le seguenti espressioni, valide a bassa frequenza:

$$\text{Im}[Y_{11}(\omega)] \cong \omega \cdot (C_g + C_d + C_{pg} + C_{pgd}) \quad (82)$$

$$\text{Im}[Y_{12}(\omega)] = \text{Im}[Y_{21}(\omega)] \cong -\omega \cdot (C_d + C_{pgd}) \quad (83)$$

$$\text{Im}[Y_{22}(\omega)] \cong \omega \cdot (C_{ds} + C_d + C_{pd} + C_{pgd}) \quad (84)$$

Da una misura di parametri [S] sul dispositivo polarizzato al pinch-off, trasformando tali parametri in parametri Y e ricavando la pendenza a bassa frequenza, Figura 65, si possono ottenere informazioni utili alla valutazione delle capacità parassite.




Figura 65: Dispositivo 4x125 Qinetiq in condizione di pinch-off e cold FET, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{11} , Y_{12} e Y_{22} .

Nel caso in cui la struttura del dispositivo sia tale che la capacità C_{ds} sia trascurabile rispetto alla capacità C_d , dalle relazioni (83) e (84) si ottiene:

$$C_{pd} = \frac{\text{Im}[Y_{12}(\omega)] + \text{Im}[Y_{22}(\omega)]}{\omega} \quad (85)$$

Se il dispositivo ha una struttura simmetrica, il Gate è centrato tra Source e Drain, e la capacità parassita C_{pgd} tra il contatto di Gate ed il contatto di Drain è trascurabile, le espressioni (82) e (83) si possono riscrivere ponendo $C_{pgd}=0$ e $C_g=C_d$, con la possibilità di valutare la capacità parassita di Gate:

$$C_{pg} = \frac{\text{Im}[Y_{11}(\omega)] + 2 \cdot \text{Im}[Y_{12}(\omega)]}{\omega} \quad (86)$$

L'analisi delle curve al pinch-off porta ad estrarre $C_{pg}=110\text{fF}$, $C_{pd}=90\text{fF}$.

2.3.3 Estrazione delle Resistenze Parassite

Le informazioni utili alla valutazione delle resistenze parassite, [25], sono state ottenute da misure di parametri S. Le metodologie utilizzate hanno previsto:

- misure a piccolo segnale sul dispositivo polarizzato a canale aperto.
- Misure a piccolo segnale sul dispositivo polarizzato in “diretta”, cioè con tensione di polarizzazione tra Drain e Source nulla e tensione di polarizzazione tra Gate e Source maggiore della tensione di soglia della giunzione di Gate ($V_{gs} > V_\gamma$).

Nella prima condizione il comportamento del dispositivo è rappresentato dal circuito in Figura 64. Con tale ipotesi si ricavano le seguenti espressioni per i parametri Z a bassa frequenza:

$$\text{Re}[Z_{11}(\omega)] = R_g + R_s + \frac{R_c}{3} = R_g + R_s + \frac{\gamma \cdot R_{ch}}{3} \quad (87)$$

$$\text{Re}[Z_{12}(\omega)] = \text{Re}[Z_{21}(\omega)] = R_s + \frac{R_c}{2} = R_s + \frac{\gamma \cdot R_{ch}}{2} \quad (88)$$

$$\text{Re}[Z_{22}(\omega)] = R_s + R_d + R_c = R_s + R_d + \gamma \cdot R_{ch} \quad (89)$$

dove γ è funzione della tensione di polarizzazione tra Gate e Source secondo la relazione indicata:

$$\gamma = \left(1 - \sqrt{\frac{V_b - V_{gs}}{V_b - V_p}} \right)^{-1} \quad (90)$$

Per ottenere delle informazioni sulle resistenze parassite si procede quindi nel realizzare misure di parametri [S] a canale aperto per diversi valori di V_{gs} . Si trasformano i parametri [S] in parametri Z e si considerano i valori delle parti reali dei parametri Z in Figura 66.




Figura 66: Dispositivo 4x125 Qinetiq in condizione di open channel e cold FET, estrazione della parte reale Z_{11} , Z_{12} e Z_{22} a bassa frequenza fissata la polarizzazione di Gate.

In questo tipo di approccio, come mostrato in Figura 66, si possono presentare dei problemi poiché i valori a bassa frequenza di Z_{11} hanno un'elevata parte immaginaria, dovuta alla capacità di canale C_g , ed una bassa parte reale la quale pertanto è valutata con una incertezza elevata.

E' necessario quindi determinare con attenzione il range delle frequenze per cui determinare la parte reale a bassa frequenza del Z_{11} . Nel caso in esame si è considerato l'intervallo da 5 a 6 GHz.

Il passo finale per l'estrazione delle resistenze parassite è poi quello di considerare i valori delle parti reali dei parametri Z a bassa frequenza in funzione di γ , in Figura 67.




Figura 67: Dispositivo 4x125 Qinetiq in condizione di open channel e cold FET, estrazione della parte reale Z_{11} , Z_{12} e Z_{22} a bassa frequenza al variare di Γ .

Si estrapolano quindi i valori di $\text{Re}(Z_{11})$ in $\gamma=0$ ottenendo R_g+R_s . Si estrapolano i valori di $\text{Re}(Z_{12})$ in $\gamma=0$ ottenendo R_s . Si estrapolano i valori di $\text{Re}(Z_{22})$ in $\gamma=0$ ottenendo R_d+R_s . Dall'analisi delle parti reali di Z è stato possibile estrarre per $\Gamma=0$ i valori di $R_d=3.1\text{Ohm}$, $R_s=1.9\text{Ohm}$ e $R_g=1.3\text{Ohm}$.

Infine si valuta la pendenza del grafico di $\text{Re}(Z_{22})$ in funzione di γ ottenendo $R_{ch}=0.13\text{Ohm}$

Se il dispositivo è invece polarizzato a canale freddo ed in diretta, considerando la rappresentazione distribuita del canale di Figura 59, il comportamento a piccolo segnale del dispositivo può essere rappresentato dal circuito in Figura 68.




Figura 68: Circuito equivalente del dispositivo polarizzato in diretta.

R rappresenta la resistenza dinamica della giunzione di Gate e C la capacità della giunzione stessa. In queste condizioni di polarizzazione le grandezze direttamente utilizzabili per ottenere utili informazioni per la valutazione delle resistenze parassite sono i parametri Z , che per basse frequenze hanno la seguente espressione:

$$\text{Re}[Z_{11}(\omega)] = R + R_g + R_s + \frac{R_{ch}}{3} \cong \frac{\eta \cdot V_T}{I_g} + R_g + R_s + \frac{R_{ch}}{3} \quad (91)$$

$$\text{Re}[Z_{12}(\omega)] = \text{Re}[Z_{21}(\omega)] = R_s + \frac{R_{ch}}{2} \quad (92)$$

$$\text{Re}[Z_{22}(\omega)] = R_s + R_d + R_{ch} \quad (93)$$

Pertanto da una misura di parametri $[S]$ a piccolo segnale si ottiene, passando ai parametri Z e considerando le basse frequenze, la valutazione di $R_s + R_{ch}/2$ ed $R_s + R_d + R_{ch}$.




Figura 69: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della parte reale Z_{12} e Z_{22} a bassa frequenza, fissata la polarizzazione di Gate.

Realizzando più misure di parametri $[S]$ a diversi valori di corrente di polarizzazione di Gate I_g , la estrapolazione in $1/I_g=0$ dei valori a bassa frequenza ottenuti per $\text{Re}(Z_{11})$, permette di valutare il termine $R_g+R_s+R_{ch}/3$.




Figura 70: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della parte reale Z_{11} in funzione di $1/I_g$.

Dall'analisi delle parti reali di Z è stato possibile estrarre i valori di $R_d=3.1\text{Ohm}$, $R_s=1.95\text{ Ohm}$ e $R_g=1.9\text{Ohm}$. I valori ottenuti per R_d ed R_s sono concordi con l'estrazione effettuata in condizione di canale aperto. Tuttavia i valori di R_g estratti dalle misure in diretta e canale aperto discordano. Ciò deriva dal fatto che, in condizioni di open channel, i valori a bassa frequenza di Z_{11} hanno un'elevata parte immaginaria dovuta alla capacità di canale C_g , come mostrato in Figura 66. Il valore ritenuto corretto è stato quindi determinato dalle misure in diretta.

2.3.4 Estrazione delle Induttanze Parassite

Le informazioni necessarie alla valutazione delle induttanze parassite, possono essere ottenute da misure a piccolo segnale realizzate sul dispositivo a canale freddo polarizzato in diretta e a canale aperto, [27][28].

Dal circuito relativo al comportamento a piccolo segnale del dispositivo polarizzato in diretta, in Figura 68, si ottengono le seguenti espressioni a bassa frequenza per i parametri Z :

$$\text{Im}[Z_{11}(\omega)] = \omega \cdot \left[L_g + L_s - \frac{R^2 \cdot C}{1 + \omega^2 \cdot R^2 \cdot C^2} \right] \quad (94)$$

$$\text{Im}[Z_{12}(\omega)] = \text{Im}[Z_{21}(\omega)] = \omega \cdot L_s \quad (95)$$

$$\text{Im}[Z_{22}(\omega)] = \omega \cdot [L_s + L_d] \quad (96)$$

Per ottenere le informazioni per la valutazione delle induttanze parassite, si realizza una misura di parametri $[S]$ nelle condizioni di polarizzazione considerate e si ricavano i parametri le pendenze delle parti immaginarie di Z_{12} e Z_{22} , come in Figura 71. Tali valori estratti permettono di determinare rispettivamente $L_s = 1\text{pH}$ e $L_d = 40\text{pH}$.




Figura 71: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della pendenza della parte immaginaria di Z_{12} e Z_{22} a bassa frequenza.

Per quanto riguarda invece la pendenza della parte immaginaria di Z_{11} , in Figura 72, essa fortemente dipendente dalla corrente di Gate I_g .




Figura 72: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della pendenza della parte immaginaria di Z_{11} rispettivamente per un debole ed un alto forward.

Infatti il termine RC nella relazione (94) dipende dalla corrente di polarizzazione di Gate e se questa è sufficientemente elevata l'espressione diventa:

$$\text{Im}[Z_{11}(\omega)] = \omega \cdot (L_g + L_s) \quad (97)$$

Per correnti I_g elevate, oltre 120mA, è stata determinata L_g pari a 45pH. Per correnti di polarizzazione di gate moderate il termine RC suddetto ha un andamento approssimato proporzionale a $1/I_g^2$; ricavando la pendenza a bassa frequenza di $\text{Im}(Z_{11})$ per differenti valori di corrente di polarizzazione di Gate, una estrapolazione in $1/I_g^2=0$ dei valori ottenuti permette di ottenere una valutazione di L_g+L_s , come mostrato in .




Figura 73: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della pendenza della parte immaginaria di Z_{11} al variare della corrente I_g .

Nel caso di basse correnti di polarizzazione di Gate l'espressione (94) non è utilizzabile, in quanto, a causa dell'elevato contributo dell'effetto RC, l'andamento a bassa frequenza di $\text{Im}(Z_{11})$ non si può approssimare ad una retta.

Dal circuito di Figura 60, che descrive il comportamento a piccolo segnale del dispositivo polarizzato a canale aperto, si ottengono le seguenti espressioni per i parametri Z a bassa frequenza:

$$\text{Im}[Z_{11}(\omega)] = \omega \cdot (L_g + L_s) - \frac{1}{\omega \cdot C_g} \quad (98)$$

$$\text{Im}[Z_{12}(\omega)] = \text{Im}[Z_{21}(\omega)] = \omega \cdot L_s \quad (99)$$

$$\text{Im}[Z_{22}(\omega)] = \omega \cdot (L_d + L_s) \quad (100)$$

Una misura di parametri [S] sul dispositivo polarizzato a canale aperto (ad esempio a $V_{gs} = 0$) con successiva trasformazione in parametri Z, permette, utilizzando queste relazioni, di ottenere informazioni utili alla valutazione delle induttanze parassite. Le pendenze delle parti immaginarie di Z_{12} e Z_{22} , mostrate in Figura 74, permette di determinare $L_s = 10\text{pH}$ e $L_d = 40\text{pH}$.




Figura 74: Dispositivo 4x125 Qinetiq in condizione di canale aperto e cold FET, estrazione della pendenza della parte immaginaria di Z_{12} e Z_{21} fissata la polarizzazione GS.

Per quanto riguarda invece la relazione (98), moltiplicando i valori di $\text{Im}(Z_{11})$ ottenuti al variare della frequenza per la frequenza stessa, si ottengono dei valori che seguono la relazione:

$$\omega \cdot \text{Im}[Z_{11}(\omega)] = \omega^2 \cdot (L_g + L_s) - \frac{1}{C_g} \quad (101)$$

Pertanto il calcolo della pendenza a bassa frequenza dell'andamento di $\omega \cdot \text{Im}(Z_{11})$ al variare di ω^2 permette di valutare il termine $(L_g + L_s)$, come mostrato in Figura 75.




Figura 75: Dispositivo 4x125 Qinetiq in condizione di canale aperto e cold FET, estrazione della pendenza della parte immaginaria di Z_{11} fissata la polarizzazione GS.

E' stato quindi possibile estrarre il valore di L_g pari a 65pH.

I valori ottenuti per L_d sono simili con l'estrazione effettuata in condizione di diretta. Tuttavia i valori di L_s e L_d estratti dalle misure in diretta e canale aperto discordano. Infatti l'utilizzazione di misure a canale aperto per la valutazione delle induttanze parassite può presentare dei problemi nel caso di dispositivi di piccole dimensioni (piccola larghezza di canale), per i quali la più elevata resistenza di canale esalta gli effetti RC. Questo fenomeno altera l'andamento della parte immaginaria di tutti i parametri Z , sin dalle frequenze più basse; portando all'estrazione non accurata dei parassiti induttivi.

2.3.5 Valutazione dell’Intrinseco ed Estrazione del Modello

Una volta che i valori dei parassiti del circuito equivalente sono stati valutati, si procede, per ogni condizione di polarizzazione, alla valutazione degli elementi del circuito che descrive il comportamento a piccolo segnale della parte attiva (elementi intrinseci).

Valore Estratto	Elementi Parassiti
1.3	$R_g (\Omega)$
2	$R_s (\Omega)$
3.2	$R_d (\Omega)$
50	$L_g (\text{pH})$
0	$L_s (\text{pH})$
40	$L_d (\text{pH})$
120	$C_{pg} (\text{fF})$
0	$C_{pgs} (\text{fF})$
0	$C_{pgd} (\text{fF})$
0	$C_{pds} (\text{fF})$
100	$C_{pd} (\text{fF})$

Tabella 0.1: Valori degli elementi parassiti estratti dalla caratterizzazione Cold FET.

Dall’analisi del circuito equivalente intrinseco si ottengono le seguenti espressioni per i parametri Y:

$$Y_{11}(\omega) = \frac{j\omega \cdot C_{gs}}{1 + j\omega \cdot R_i \cdot C_{gs}} + j\omega \cdot C_{gd} \quad (102)$$

$$Y_{12}(\omega) = -j\omega \cdot C_{gd} \quad (103)$$

$$Y_{21}(\omega) = \frac{g_m \cdot e^{-j\omega\tau}}{1 + j\omega \cdot R_i \cdot C_{gs}} - j\omega \cdot C_{gd} \quad (104)$$

$$Y_{22}(\omega) = g_d + j\omega \cdot (C_{gd} + C_{ds}) \quad (105)$$

Queste espressioni possono essere invertite per ottenere i valori degli elementi intrinseci in funzione dei parametri Y:

$$C_{gd} = -\frac{\text{Im}[Y_{12}(\omega)]}{\omega} \quad (106)$$

$$C_{gs} = \frac{1}{\omega} \cdot \left\{ \text{Im}[Y_{11}(\omega)] + \text{Im}[Y_{12}(\omega)] \right\} \cdot \left\{ 1 + \left[\frac{\text{Re}[Y_{11}(\omega)]}{\text{Im}[Y_{11}(\omega)] + \text{Im}[Y_{12}(\omega)]} \right]^2 \right\} \quad (107)$$

$$R_i = \frac{\text{Re}[Y_{11}(\omega)]}{\left\{ \text{Im}[Y_{11}(\omega)] + \text{Im}[Y_{12}(\omega)] \right\}^2 + \left\{ \text{Re}[Y_{11}(\omega)] \right\}^2} \quad (108)$$

$$\tau = \frac{1}{\omega} \cdot A \tan \left[\frac{A - R_i \cdot C_{gs} \cdot \omega}{1 + A \cdot R_i \cdot C_{gs} \cdot \omega} \right] \quad (109)$$

$$g_m = \frac{\left\{ \text{Im}[Y_{21}(\omega)] - \text{Im}[Y_{12}(\omega)] \right\} \cdot \left[1 + (AR_i C_{gs})^2 \right]}{\omega \cdot (\tau + R_i \cdot C_{gs})} \quad (110)$$

$$g_d = \text{Re}[Y_{22}(\omega)] \quad (111)$$

$$C_{ds} = \frac{\text{Im}[Y_{22}(\omega)] + \text{Im}[Y_{12}(\omega)]}{\omega} \quad (112)$$

dove

$$A = -\frac{\text{Im}[Y_{21}(\omega)] - \text{Im}[Y_{12}(\omega)]}{\text{Re}[Y_{21}(\omega)]} \quad (113)$$

D'altra parte le misure dei parametri Y relativi alla sola parte attiva del dispositivo possono essere ottenute dalla misure di parametri S, eliminando gli effetti degli elementi parassiti, procedendo iterativamente.

L'andamento al variare della frequenza dei valori ottenuti per gli elementi intrinseci, può essere utilizzato per verificare la accuratezza dei valori degli elementi parassiti. Un andamento alle alte frequenze che si discosta notevolmente dal valore medio calcolato nel campo delle frequenze medio basse indica una bassa accuratezza per i valori dei parassiti. Un ulteriore verifica sull'accuratezza dei parassiti si effettua confrontando i parametri [S] del modello con i parametri [S] misurati sul dispositivo, da questo confronto si ottiene una verifica sulla scelta iniziale della topologia da adottare per il circuito equivalente.

I valori degli elementi intrinseci così ottenuti al variare della polarizzazione è mostrata in Figura 76, Figura 77, Figura 78 e Figura 79.




Figura 76: Dispositivo 4x125 Qinetiq, G_{ds} e g_m al variare delle alimentazioni quiescenti.




Figura 77: Dispositivo 4x125 Qinetiq, C_{ds} e C_{gd} al variare delle alimentazioni quiescenti.




Figura 78: Dispositivo 4x125 Qinetiq, R_i e C_{gs} al variare delle alimentazioni quiescenti.




Figura 79: Dispositivo 4x125 Qinetiq, τ al variare delle alimentazioni quiescenti.

Il circuito equivalente ottenuto è stato quindi confrontato con le misure a parametri [S] ottenute per le polarizzazioni quiescenti: $V_{DS}=10V$ ed I_{DS} pari al 10%, 20% e 30% di I_{DSS} .




Figura 80: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{11,misurati}$ e $S_{22,misurati}$ (linee blu) con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=10\%I_{DSS}$.




Figura 81: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{21,misurati}$ (linee blu) in modulo e fase con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=10\%I_{DSS}$.




Figura 82: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{11,\text{misurati}}$ e $S_{22,\text{misurati}}$ (linee blu) con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=20\%I_{DSS}$.




Figura 83: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{21,\text{misurati}}$ (linee blu) in modulo e fase con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=20\%I_{DSS}$.




Figura 84: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{11,\text{misurati}}$ e $S_{22,\text{misurati}}$ (linee blu) con il modello a circuito equivalente per $V_{DS}=10\text{V}$ e $I_{DS}=30\%I_{DSS}$.




Figura 85: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{21,\text{misurati}}$ (linee blu) in modulo e fase con il modello a circuito equivalente per $V_{DS}=10\text{ V}$ e $I_{DS}=30\%I_{DSS}$.

Come si può osservare il fitting dei parametri [S], dalla continua fino a circa 25GHz, risulta buono per tutte le polarizzazioni considerate, validando così la fase di estrazione lineare del modello circuitale.

2.4 Modello di Rumore a Temperatura Equivalente

Noto il modello circuitale equivalente di un FET è possibile ricavare il modello di rumore, modello a temperatura equivalente di rumore, effettuando misure di rumore fissato un carico noto al suo ingresso.

Pospieszalski, [29][30], introdusse tale modello di rumore nell'ipotesi in cui solo gli elementi resistivi del modello circuitale associato al dispositivo attivo rappresentano una sorgente equivalente di rumore. Partendo dall'assunto che le resistenze parassite contribuiscano soltanto al rumore termico, [31], tale approccio consente di modellizzare il rumore dell'intrinseco assegnando rispettivamente le due temperature T_g e T_d di rumore a R_i e R_{ds} .

In questo modello, le due sorgenti di rumore intrinseche non vengono considerate correlate tra loro, in totale quindi sono richiesti soltanto tre parametri T_a (per l'estrinseco), T_g e T_d (per l'intrinseco). Noti quindi i parametri del modello a circuito equivalente e le tre temperature del modello di Pospieszalski, si ottiene un modello di rumore bias-dependent per il FET, valido nel range di frequenze per cui il rumore $1/f$, generato dalla corrente di perdita della giunzione di Gate è trascurabile.

Di seguito vengono riportate le relazioni che consentono di risalire ai parametri di rumore di un dispositivo, noti i valori dei componenti del circuito equivalente e delle temperature di Pospieszalski:

$$R_{opt} = \frac{f_t}{f} \sqrt{\frac{R_i T_g}{g_{ds} T_d}} \quad (114)$$

$$X_{opt} = \frac{1}{\omega \cdot C_{gs}} \quad (115)$$

$$g_n = \left(\frac{f}{f_t} \right)^2 \cdot \frac{g_{ds} T_d}{T_0} \quad (116)$$

$$T_{\min} = 2 \frac{f}{f_t} \cdot \sqrt{g_{ds} T_d R_i T_g} \quad (117)$$

dove f_t è la frequenza di taglio, mentre R_{opt} e X_{opt} sono la parte reale ed immaginaria della terminazione ottima di sorgente, g_n è la conduttanza di rumore, $T_{\min}$ la temperatura di rumore minima.

Vi sono svariati lavori pubblicati che mostrano ottimo accordo tra misure e simulazioni mediante il modello di Pospieszalski sia a temperatura ambiente che a temperature criogeniche. Dal modello scaturiscono importanti implicazioni

- la temperatura di Drain T_d è dipendente in modo lineare dalla corrente di Drain, inoltre il valore di T_d è lo stesso considerando diversi dispositivi che abbiano la stessa lunghezza di Gate, lo stesso substrato e la stessa densità di corrente per lunghezza di Gate unitaria
- la temperatura di Drain T_d non presenta una forte dipendenza dal valore della temperatura ambiente T_a , eccetto che per valori molto bassi della densità di corrente per lunghezza di Gate unitaria
- la temperatura equivalente di Gate T_g è debolmente dipendente dalla corrente di Drain e può essere considerata pari alla temperatura fisica a cui si trova il dispositivo

Dall'ultima osservazione consegue che l'unica temperatura incognita nel modello di rumore è la temperatura di Drain. La determinazione dei quattro parametri di rumore richiede quindi l'individuazione delle temperature equivalenti delle sorgenti di rumore del modello, [32][33].

Si effettuano a tal fine un certo numero di misure di fattore di rumore, a differenti frequenze e per le varie polarizzazioni scelte, utilizzando un'opportuna impedenza di sorgente. Sono possibili diversi algoritmi di estrazione in funzione del numero e del tipo di misure di fattore di rumore

disponibili. Tipicamente nell'estrarre i parametri di rumore si devono considerare le due seguenti differenti situazioni:

- il numero delle incognite è pari al numero delle misure disponibili: il sistema risolvibile risulta quindi quadrato e si considerano le temperature equivalenti di rumore variabili in frequenza. In tal caso le temperature di rumore sono calcolate per ogni frequenza. La temperatura equivalente di rumore di ogni componente resistivo è valutata così come la media di tutti i valori estratti.
- il numero delle incognite è minore o uguale al numero delle misure disponibili, il sistema è quindi sovra determinato. In tal caso le temperature di rumore sono considerate costanti in frequenza, ed il sistema è risolto tramite metodi di minimizzazione (ad esempio il metodo dei minimi quadrati).

Nell'estrazione delle temperature di rumore è importante osservare che le resistenze parassite del circuito estrinseco rappresentano la resistenza dovuta ai contatti (è possibile quindi associarli ad una sezione passiva del dispositivo) e quindi la loro temperatura equivalente di rumore può essere posta pari alla temperatura fisica del dispositivo.

Le uniche due sorgenti di rumore che presentano un certo grado di correlazione sono quelle associate alla resistenza Gate-Source R_{gs} e alla resistenza Drain-Source R_{ds} . La resistenza Gate-Drain R_{gd} non è sempre presente nel circuito equivalente di rumore, come mostrato ad esempio nel modello di Pospieszalski e nel modello in Figura 58.

Tale osservazione porta a considerare come uniche due temperature equivalenti di rumore incognite quelle associate alle resistenze R_{gs} e R_{ds} . Sperimentalmente si trova poi che anche la temperatura T_{gs} risulta prossima alla temperatura ambiente, anche se tale considerazione non è del tutto fisicamente giustificata. La temperatura T_{ds} è invece molto maggiore della T_{gs} .

Da tali osservazioni risulta evidente che pur considerando inizialmente cinque temperature incognite, in pratica soltanto due risultano essere significativamente variabili e quindi oggetto dell'estrazione. Problema aperto rimane quello della correlazione tra le due temperature rimanenti, per il quale la letteratura non riporta conclusioni unanimi. In generale tale correlazione

deve essere considerata, portando quindi a quattro complessive il numero delle variabili da determinare (le due temperature T_{ds} e T_{gs} e la loro correlazione complessa).

2.4.1 Misure F_{50}

I parametri di rumore di un dispositivo attivo possono essere estratti, quindi, sfruttando la conoscenza della struttura interna del dispositivo fornita dal suo modello a circuito equivalente, e determinando il valore di tali parametri mediante la minimizzazione di una funzione errore.

In tal modo, se il sistema risultante risulta lineare rispetto ai parametri del modello, è possibile individuare il valore dei parametri partendo da un numero di misure pari al numero di parametri incogniti. In questo modo, le misure di fattore di rumore, non devono necessariamente essere effettuate cercando di coprire vaste zone della carta di Smith, ma si può scegliere i punti da misurare in modo che le misure risultino semplici ed accurate. Inoltre, poiché i valori dei parametri del modello di rumore possono essere considerati costanti al variare della frequenza, il numero necessario di punti di misura richiesto può essere raggiunto scegliendo differenti punti in frequenza anziché variando le terminazioni di ingresso al dispositivo. In pratica questo si traduce nell'effettuare misure su 50Ohm a più frequenze.

La misura del fattore di rumore relativa a una impedenza di ingresso di 50Ohm, detta appunto misura F_{50} , si basa su un set-up come quello schematizzato in Figura 86, nel caso in cui si scelga di adottare il metodo di misura di tipo Y-factor. L'impedenza di 50Ohm in ingresso è ottenuta grazie alla presenza dell'isolatore e, a meno del disadattamento introdotto dall'insieme cavo/bias-tee, l'adattamento a 50Ohm è normalmente molto buono nei due stati della sorgente in fase di misura. In realtà nel caso si utilizzi una sorgente di rumore modificata con un attenuatore di elevata qualità integrato, l'isolatore può anche essere omesso, permettendo di semplificare la fase di pre-caratterizzazione del banco. Con il termine F_{50} , con maggiore generalità si intende la misura del fattore di rumore e la successiva estrazione del modello di rumore per un dispositivo attivo, terminato in fase di misura su un generico carico del quale sia noto il coefficiente di riflessione e la temperatura equivalente di rumore associata. Come conseguenza, non è necessario che l'impedenza di ingresso al DUT sia esattamente 50Ohm (può anche essere molto diversa): l'importante è che il suo valore effettivo sia conosciuto, naturalmente con la maggior accuratezza possibile.




Figura 86: Schema a blocchi del banco di misura per misure di rumore F_{50} .

La rimozione del vincolo legato al carico adattato consente di aumentare l'accuratezza dell'estrazione del modello di rumore e di estrarre il modello anche in presenza di condizioni di chiusura particolari, nonché la semplificazione del necessario banco di misura.

Per quanto riguarda la caratterizzazione dei vari blocchi costituenti la catena di misura, in termini di parametri $[S]$, l'unica differenza, rispetto al metodo con il tuner, consiste nella caratterizzazione del blocco in ingresso al DUT. In particolare la caratterizzazione di tale blocco deve essere effettuata per un solo valore del coefficiente di riflessione, e può essere così realizzata a banda larga e limitata soltanto dalla banda di funzionamento degli isolatori utilizzati (nel caso di misura tramite il fattore Y con sorgenti di rumore poco adattate nei due stati) oppure senza limite di banda nel caso di misure di tipo Cold Source.

Il tempo necessario legato alla fase di misura di rumore si riduce notevolmente, visto che deve essere effettuata una sola misura per ciascuna frequenza, permettendo inoltre di ridurre l'incertezza di misura legata alle derive termiche nel valore dei componenti attivi del Noise Figure Meter.

2.4.2 Estrazione del Modello a Temperatura Equivalente di Rumore

Nella sezione 2.2 è stato estratto il modello a piccolo segnale per un dispositivo attivo in GaN. In questa sezione viene presentato, come esempio di estrazione, il modello di rumore dello stesso dispositivo, ottenuto mediante l'individuazione delle temperature equivalenti di rumore e conseguente derivazione dei parametri di rumore.

Per l'estrazione sono state effettuate misure F_{50} con il metodo Hot-Cold nella banda che va da 2 a 18GHz a passi di 1GHz. Il modello viene presentato nel range di frequenze che va da 1 a 40GHz per i medesimi punti di lavoro descritti nella paragrafo 2.3.5.

Nella Figura 87 sono riportate le misure F_{50} effettuate per le tre polarizzazioni considerate, in funzione della frequenza, e gli andamenti delle simulazioni F_{50} ottenute dal modello a temperatura equivalente di rumore estratto.




Figura 87: Confronto fra le misure F_{50} (linee continue) e le simulazioni associate ai 3 modelli (linee tratteggiate) al variare della frequenza da 2-18 GHz.

Attraverso i modelli implementati sono state quindi determinate le prestazioni di rumore associate alla tecnologia GaN. Esse sono mostrate rispettivamente in

termini di $F_{\min}$, R_n , $|G_{\text{opt}}|$, e angolo di G_{opt} in Figura 88, Figura 89, Figura 90 e Figura 91.




Figura 88: $F_{\min}$ simulato associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.




Figura 89: R_n simulato associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.




Figura 90: Modulo di G_{opt} simulato, associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.




Figura 91: Angolo di G_{opt} simulato, associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.

2.5 Modello di Rumore tramite Algoritmo di Lane

L'implementazione di un modello a temperatura equivalente richiede quindi un forte numero di misure sia di parametri $[S]$ sia di rumore oltre che una fase di ottimizzazione dei valori ottenuti dei componenti del circuito equivalente.

Un modo alternativo per ricavare il modello di rumore di un FET si basa direttamente sull'interpolazione del paraboloide di rumore, [33], ottenuto nel Capitolo 1 mediante misure di fattore di rumore effettuate su di un certo numero di carichi sintetizzati. Sono possibili in questo caso due approcci differenti.

Il primo, [33], considera l'espressione del fattore di rumore del DUT in funzione dell'ammettenza del carico presentato in ingresso al dispositivo $Y=G+jB$.

$$F(G, B) = F_{\min} + \frac{R_n}{G} \left[(G - G_{opt})^2 + (B - B_{opt})^2 \right] \quad (118)$$

Supponendo di conoscere con esattezza i valori di $F(G, B)$ e $Y = G + jB$ sarebbero sufficienti quattro coppie $(F_i(G_i, B_i), Y_i)$ per impostare un sistema (non lineare) di quattro equazioni in quattro incognite per ricavare i quattro parametri di rumore incogniti.

A causa però degli inevitabili errori di misura e dei limiti dell'accuratezza di misura della strumentazione, si preferisce adottare un secondo metodo che partendo da un certo numero di misure ridondanti rispetto al numero minimo di quattro equazioni indipendenti, consenta di ottenere una stima dei parametri incogniti.

Indicando con $F_{\min,1}$, $R_{n,1}$, $G_{opt,1}$ e $B_{opt,1}$ i valori stimati dei parametri incogniti per l' i -esima misura, si ha la seguente espressione che rappresenta la differenza tra il valore misurato e quello calcolato mediante i valori stimati dei parametri incogniti:

$$F_{\min,i}(G_i, B_i) - \left\{ F_{\min,1} + \frac{R_{n,1}}{G_i} \left[(G_i - G_{opt,1})^2 + (B_i - B_{opt,1})^2 \right] \right\} = d_i \quad d_i \neq 0 \quad (119)$$

Come si può notare si assume per la sola ammettenza di ingresso una misura certa. Per sfruttare nel prosieguo il criterio di minimizzazione degli errori tramite l'algoritmo dei minimi quadrati, si sommano ora i quadrati dei valori della di per ognuna delle N misure, e si assume come parametro di errore ε , il valore di tale somma:

$$\sum_{i=1}^N \left(F_{\min,i}(G_i, B_i) - \left\{ F_{\min,1} + \frac{R_{n,1}}{G_i} \left[(G_i - G_{opt,1})^2 + (B_i - B_{opt,1})^2 \right] \right\} \right)^2 = \sum_{i=1}^N d_i^2 = \varepsilon \quad (120)$$

la stima migliore dei parametri di rumore è rappresentata dai valori delle variabili $F_{\min,1}$, $R_{n,1}$, $G_{opt,1}$ e $B_{opt,1}$ che minimizzano la funzione di errore $\varepsilon(F_{\min,1}, R_{n,1}, G_{opt,1}, B_{opt,1})$. Essendo $\varepsilon(F_{\min,1}, R_{n,1}, G_{opt,1}, B_{opt,1})$ una funzione non lineare nelle variabili $F_{\min,1}$, $R_{n,1}$, $G_{opt,1}$ e $B_{opt,1}$ per determinare il minimo sarebbe necessario un algoritmo di Newton o equivalente, con tutti gli svantaggi inerenti la scelta delle condizioni iniziali e l'univocità della soluzione.

Il metodo proposto da Lane, [34], risolve questo inconveniente attraverso una linearizzazione del problema, che ha come conseguenza un'espressione simile alla (120) risolvibile in forma chiusa.

Considerando la relazione (118), sviluppando i quadrati in essa presenti e introducendo quattro nuovi parametri A, B, C, D legati ai quattro parametri di rumore dalle seguenti relazioni:

$$\begin{cases} F_{\min,1} = A + \sqrt{4BC - D^2} \\ R_{n,1} = B \\ G_{opt,1} = \frac{\sqrt{4BC - D^2}}{2B} \\ B_{opt,1} = -\frac{D}{2B} \end{cases} \quad (121)$$

la (119) diventa estesa alle N misure:

$$\sum_{i=1}^N \left(F_i(G_i, B_i) - A - B \cdot \left(G_i + \frac{B_i^2}{G_i} \right) - \frac{C}{G_i} - \frac{D \cdot B_i}{G_i} \right)^2 = \sum_{i=1}^N d_i^2 = \varepsilon \quad (122)$$

In questo caso la funzione di errore $\varepsilon(A, B, C, D)$ è lineare nelle variabili A, B, C, D e quindi il minimo si ottiene semplicemente ponendone a zero le derivate rispetto ai coefficienti introdotti: $\delta\varepsilon/\delta A, \delta\varepsilon/\delta B, \delta\varepsilon/\delta C, \delta\varepsilon/\delta D$.

In particolare si ha:

$$\left\{ \begin{array}{l} \frac{\delta\varepsilon}{\delta A} = \sum_{i=1}^N P = 0 \\ \frac{\delta\varepsilon}{\delta B} = \sum_{i=1}^N \left(G_i + \frac{B_i^2}{G_i} \right) \cdot P = 0 \\ \frac{\delta\varepsilon}{\delta C} = \sum_{i=1}^N \frac{P}{G_i} = 0 \\ \frac{\delta\varepsilon}{\delta D} = \sum_{i=1}^N \frac{B_i \cdot P}{G_i} = 0 \end{array} \right. \quad (123)$$

dove

$$P = \left(F_i(G_i, B_i) - A - B \cdot \left(G_i + \frac{B_i^2}{G_i} \right) - \frac{C}{G_i} - \frac{D \cdot B_i}{G_i} \right) \quad (124)$$

Se nelle quattro sommatorie (123) si evidenziano le variabili A, B, C, D , si ricava un sistema di quattro equazioni nelle quattro incognite che ammette, come è noto, (supponendo che la matrice dei coefficienti sia non singolare), una soluzione univoca: A_0, B_0, C_0 e D_0 .

Sostituendo tali valori si possono ricavare le stime dei parametri di rumore $F_{\min}, R_n$, e Γ_{opt} (in modulo e fase) e quindi individuare il paraboloide di rumore associato al dispositivo in esame, [35][37][38].

2.5.1 Applicazione di Lane alle Misure di Cold-Source Pull

L'approccio descritto nel paragrafo precedente è stato applicato alle misure di Cold-Source Pull mostrate nel Capitolo 1, effettuate per lo stesso dispositivo attivo per cui si è estratto il modello a temperatura equivalente di rumore. Esso ha permesso di individuare i quattro parametri di rumore incogniti per le tre frequenze di test e le tre polarizzazioni quiescenti. In particolare in Figura 92, Figura 93 e Figura 94 sono mostrate le curve di livello della cifra di rumore misurate ed estratte a 6-11-16GHz per l'alimentazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$.




Figura 92: Confronto fra i contorni di NF misurati tramite Cold-Source Pull (linee sottili) e NF ottenuti tramite elaborazione con Algoritmi di Lane per la polarizzazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ a 6 GHz.




Figura 93: Confronto fra i contorni di NF misurati tramite Cold-Source Pull (linee sottili) e NF ottenuti tramite elaborazione con Algoritmi di Lane per la polarizzazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ a 11 GHz.




Figura 94: Confronto fra i contorni di NF misurati tramite Cold-Source Pull (linee sottili) e NF ottenuti tramite elaborazione con Algoritmi di Lane per la polarizzazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ a 16 GHz.

Lo stesso approccio è stato seguito per le altre polarizzazioni per cui si è eseguita la caratterizzazione di Cold-Source Pull. Si sono quindi estratti i parametri di Rumore per ogni polarizzazione. Tali parametri sono stati successivamente confrontati con quelli estratti dal modello temperatura equivalente di rumore come validazione dell'approccio di misura Cold-Source Pull.




Figura 95: Confronto fra gli NF minimi estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).




Figura 96: Confronto fra gli R_n estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).




Figura 97: Confronto fra i moduli dei Γ_{opt} estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).




Figura 98: Confronto fra le fasi dei Γ_{opt} estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).

L'approccio tramite algoritmo di Lane, se confrontato con l'approccio a temperatura equivalente di rumore, mostra un andamento dei quattro parametri di rumore concorde, validando quindi l'estrazione di modelli di rumore tramite misure Cold-Source Pull.

2.5.2 Sensibilità di Misure di Cold-Source Pull Tramite Lane

Date le misure di Cold-Source Pull, l'approccio tramite algoritmo di Lane permette di determinare tutti e quattro i parametri di rumore necessari per determinare il modello di rumore del FET. Similmente a quanto dedotto circa la sensibilità delle misure di Cold-Source Pull nel paragrafo 1.5.7, si vuole studiare la sensibilità dell'estrazione tramite Lane ad un errore sulla fase del carico sintetizzato in ingresso al FET. Le stesse conclusioni sono equivalenti rispetto ad un errore sulla fase di s_{11} del dispositivo attivo, come motivato già nel paragrafo 1.5.7.

Fissato come dispositivo il FET in tecnologia GaN fornito da QinetiQ, polarizzato al 20% I_{DSS} @ $V_{DS}=10V$, si sono confrontate le cifre di fattore di rumore minimo, R_n e Γ_{opt} estratti da Lane, introducendo un errore inferiore in modulo a 5 gradi sul carico sintetizzato all'ingresso del FET, con i parametri di rumore del modello a temperatura equivalente di rumore, come mostrato in Figura 99, a 6GHz.




Figura 99: Confronto fra i quattro parametri di Rumore estratti tramite algoritmo Lane (linee continue), in funzione di un errore sulla fase del carico sintetizzato in ingresso al FET, ed i parametri di Rumore del modello circuitale a temperatura equivalente di rumore (linee tratteggiate).

Dalla Figura 99 è possibile osservare come un errore in fase del carico sintetizzato non produce sensibili variazioni di R_n . Contemporaneamente un errore di tale entità genera solo una debole variazione sulla fase del carico ottimo di rumore. Tuttavia un errore in fase di soli 2 gradi produce una variazione di cifra di rumore minima di 0.3dB ed una variazione del modulo ottimo estratto di 0.1. Inoltre, un errore di soli -4 gradi non consente di estrarre i parametri di rumore. Infatti, in tale condizione, l'algoritmo di Lane non permette di determinare un Γ_{opt} interno alla carta di Smith e determina una cifra di rumore negativa, fisicamente non accettabile.

Da queste considerazioni risulta evidente che l'accuratezza dell'estrazione del paraboloide di rumore è fortemente dipendente dall'accuratezza con la quale sono stati misurati i parametri [S] sia del FET sia dei componenti non-insertable presenti in ingresso al dispositivo attivo. Da quanto mostrato in Figura 99, la scelta delle calibrazioni effettuate nel Capitolo 1, sia per estrarre i parametri [S] dei componenti non-insertable sia per determinare i parametri [S] del FET, risulta sufficiente per poter determinare con relativa accuratezza i parametri di rumore di un FET, in quanto, posto l'errore nullo, il modello a temperatura equivalente e i dati estratti da Lane concordano.

Capitolo 3

Caratterizzazione Non Lineare di HBV FET per Applicazioni di Potenza

3.1 Introduzione

Le fasi di caratterizzazione lineare di HBV FET descritte nel Capitolo 1 si basano sull'utilizzo di misure CW, Continuous Wave. I dispositivi attivi analizzati tramite il banco di misura a parametri [S] e di Cold-Source Pull sono infatti polarizzati con alimentazioni DC, Direct Current. Tali caratterizzazioni hanno permesso di determinare in regime CW le prestazioni lineari dei dispositivi attivi in termini di frequenza di taglio, frequenza massima di oscillazione e Fattore di Rumore Minimo al variare del punto di polarizzazione DC.

Volendo fornire una caratterizzazione non lineare delle performance di potenza delle tecnologie HBV in regime CW è necessario individuare innanzitutto il metodo più accurato per determinare la massima corrente dei dispositivi attivi a RF, primo parametro assieme alla tensione di breakdown necessario per una corretta stima della densità di potenza a mm.

Una caratterizzazione I/V tramite misure DC, tuttavia, non permette una valutazione corretta ed accurata del comportamento del FET a grande segnale ed alle alte frequenze per l'effetto indesiderato generato da fenomeni termici e di dispersione, [40][41][42]. Per determinare le curve I/V dinamiche si sono quindi adottati due approcci differenti. La prima soluzione prevede l'utilizzo di impulsatori commerciali. Tale approccio ha permesso di caratterizzare i FET HBV in tecnologia sia GaAs sia GaN. La seconda soluzione, invece, prevede l'implementazione di un banco di misura CW automatizzato che permette di

ricavare le curve I/V ad RF direttamente in regime CW. Tale metodo è stato applicato a FET HBV in GaAs.

Affianco a questa fase di caratterizzazione non lineare risulta necessario determinare direttamente ad RF le prestazioni di potenza dei dispositivi HBV in GaAs ed in GaN. In questo ambito sono presentati Source-Load Pull di potenza realizzati tramite un banco automatico di misura implementato in Selex Sistemi Integrati.

3.2 Problematiche Termiche per la Caratterizzazione I/V di HBV FET

Nei dispositivi ad elevata potenza come nel caso di FET HBV, basati sia su Arseniuro di Gallio sia su Nitrato di Gallio, sono molto pronunciati gli effetti dovuti al riscaldamento. L'incremento di temperatura in ogni punto lungo il canale del dispositivo attivo è determinato dall'equazione del flusso di calore, [43]:

$$C_p \rho \frac{dT}{dt} = \nabla \cdot (\kappa \nabla T) + H \quad (125)$$

dove C_p rappresenta il calore specifico, ρ è la densità del materiale, κ è la conducibilità termica, T è la temperatura ed H la densità di potenza dissipata. Nel caso stazionario l'eq. (125) si riduce a:

$$\nabla \cdot (\kappa \nabla T) + H = 0 \quad (126)$$

Tale relazione è utilizzata nei dispositivi attivi ad alta densità di Potenza per ottimizzare l'ambiente termico in cui essi operano in modo tale da non raggiungere temperature che portino a fenomeni catastrofici di rottura. Il flusso di calore descritto nell'eq. (125) può essere sempre determinato per ogni dispositivo attivo, ma è necessario conoscere la sua struttura del FET, l'ambiente termico in cui è collocato e la distribuzione spaziale di potenza dissipata nel dispositivo stesso. Tuttavia la conoscenza delle specifiche geometriche del FET, i parametri dei materiali e le condizioni al contorno sull'ambiente termico rendono l'analisi matematica del riscaldamento dei transistori molto complessa. Tali problemi sono in genere ridotti utilizzando un modello semi-empirico, ad elementi concentrati, noto come impedenza termica.

Applicando tensioni di polarizzazione DC ai terminali di Drain e di Gate, la potenza di alimentazione è principalmente dissipata su il dispositivo attivo, tramite un modello detto impedenza termica P_T . Tale modello è costituito da una resistenza termica, che descrive l'aumento di temperatura nel canale proporzionalmente alla potenza dissipata, e da una capacità termica, volta a rappresentare i tempi dei transienti di temperatura sul dispositivo attivo. Variando le tensioni DC applicate ad un FET, ovvero muovendosi da uno stato

stazionario ad un altro, la temperatura associata al transistor impiega centinaia di microsecondi a secondi per raggiungere il nuovo livello stazionario appropriato alla potenza dissipata. Durante il transiente la variazione di temperatura segue l'equazione del flusso di calore, in eq. (125). Assumendo il semplice modello dell'impedenza termica il transiente è caratterizzato dalla costante termica τ_T dell'ordine tipicamente dell'ordine di $100 \div 200 \mu s$.

Assumendo che il FET lavori in regime stazionario e definendo la temperatura operativa di lavoro del FET T_{op} , la potenza dissipata P_{diss} , e la temperatura ambiente T_{amb} , è possibile calcolare l'impedenza termica, in questo caso solo resistiva, come:

$$P_T = \frac{T_{op} - T_{amb}}{P_{diss}} \quad (127)$$

Assumendo per semplicità che P_T sia indipendente dalle altre tre variabili, il valore dell'impedenza termica è determinato sperimentalmente misurando le altre tre incognite. Una volta noto il suo valore e la potenza dissipata, la temperatura operativa del FET può essere calcolata come:

$$T_{op} = T_{amb} + P_T \cdot P_{diss} = T_{amb} + P_T \cdot V_{DS} \cdot I_{DS} \quad (128)$$

Nel campo delle alte frequenze il periodo del segnale è così breve che la potenza media dissipata sul dispositivo è essenzialmente la potenza dissipata dall'alimentazione DC cosicché il FET a grande segnale, sebbene il punto di lavoro si muova lungo la curva di carico nel piano I/V, non ha il tempo di aumentare sensibilmente la sua temperatura. Il dispositivo attivo a RF si muove quindi in un piano I/V principalmente isoterma.

In DC invece un aumento della potenza dissipata corrisponde un aumento diretto della temperatura del FET e quindi delle vibrazioni del materiale. Il numero delle collisioni dei portatori nel canale generano quindi una velocità media minore all'aumento della temperatura. In termini di parametri macroscopici sia la mobilità per basso campo elettrico sia la velocità di saturazione dei portatori sono ridotte.

Applicando tensioni DC ai terminali di Drain e di Gate, gli effetti di surriscaldamento generati dalla dissipazione di potenza DC sono quindi

maggiori ad alte correnti ed alte tensioni Drain-Source, con le seguenti conseguenze, [44][45][46]:

- Le curve I/V DC si presentano più piatte di quello che invece sono ad RF, ovvero la conduttanza di uscita DC ha valori minori rispetto al valore ad RF.
- Ad alte potenze dissipate in DC la piattezza delle curve I/V DC genera un effetto drammatico che porta ad una diminuzione di corrente, ovvero ad una conduttanza di uscita apparentemente negativa, non fisica.
- Le curve I/V DC, parametrizzate rispetto VGS, collassano così da implicare in DC una trans-conduttanza ridotta rispetto il valore ad RF.
- Un aumento di temperatura operativa causa una interazione maggiore dei portatori, rendendo loro più difficile l'acquisizione di energia per iniziare la ionizzazione da impatto. Il risultato è la necessità di un maggiore campo elettrico perché inizi la ionizzazione e quindi una tensione di breakdown maggiore rispetto il valore a RF.

Le informazioni ottenute da una fase di caratterizzazione DC non sono quindi utili per stimare la densità di potenza a RF, poiché generano una stima erronea delle curve I/V a RF e conseguentemente una falsa previsione della potenza a mm (dovuta fondamentalmente alla riduzione della corrente massima ed ad un incremento della tensione di ginocchio), [47][48][49]. Inoltre, ogni punto del piano I/V DC è caratterizzato da una temperatura operativa differente e quindi è associato ad uno stato termico differente, [50].

Per tali ragioni, le curve I/V ad RF di un FET si discostano dalle caratteristiche DC, [51]. Di conseguenza un generico transistor non possiede un unico insieme di curve I/V a RF ma esse dipendono dall'alimentazione a riposo applicata e dalla frequenza del segnale a radiofrequenza iniettato, [52][53]. Questo effetto che macroscopicamente si presenta con la discrepanza fra le curve I/V in DC e quelle ad RF è conosciuto come fenomeno di dispersione. Esso è legato sia ad effetti termici di auto riscaldamento sia a fenomeni noti come trappola.

3.3 Fenomeni di Dispersione nella Caratterizzazione I/V di HBV FET

Per trappole si indicano i difetti presenti in un reticolo cristallino di un semiconduttore, che vengono a crearsi in modo spontaneo (imperfezioni del reticolo cristallino o per la presenza di impurità) o desiderato (tramite drogaggi). Tali difetti introducono dei livelli ulteriori tra la banda di valenza e la banda di conduzione, che agiscono come trappole o centri di ricombinazione, limitando la vita media dei portatori, con costanti di tempo paragonabili a quelli generati dagli effetti di surriscaldamento.

Trappole vengono anche prodotte dalla presenza di dislocazioni, difetti lineari nella distribuzione periodica degli atomi in un reticolo cristallino, cioè delle zone del cristallo che hanno diverso orientamento del reticolo. Al loro contorno vi sono valenze non sature, che introducono livelli trappola nella band gap.

Dal punto di vista della fisica dei semiconduttori, i livelli introdotti dalle trappole nel band gap possono distinguersi in stati energetici superficiali, ovvero quegli stati con energia di attivazione $E_T \leq K_B T$ (potenziale termico associato alla lacuna o all'elettrone), ed in stati profondi, ovvero caratterizzati da $E_T > K_B T$. Per quanto riguarda le posizioni dei livelli intermedi nella banda proibita, si possono distinguere invece tre casi. Il livello può essere vicino alla banda di conduzione. In questo caso hanno maggiore probabilità di avvenire i salti di energia che vanno dalla banda di conduzione al livello delle trappole e viceversa (detti anche stati trappola per elettroni). Il livello può trovarsi più vicino alla banda di valenza. In questo caso sono più probabili le transizioni dalla banda di valenza al livello delle trappole e viceversa (detti anche stati trappola per le lacune). Infine il livello può essere vicino alla metà della banda proibita. In questo caso tutti i processi hanno la stessa probabilità di avvenire (detti anche centri di ricombinazione).

Tali processi possono avvenire con salti fra una banda e l'altra in due passi successivi, usando il livello della trappola come gradino intermedio. Poiché la probabilità che vi sia una transizione dipende in modo esponenziale dal relativo salto di energia, la riduzione del salto energetico richiesto incrementa questa probabilità di transizione in modo notevole. Si hanno in questo modo i

processi di generazioni e ricombinazioni assistite da trappole. Si possono avere quattro possibilità di transizione distinte rispettivamente in cattura ed emissione di elettroni ed di lacune.

Nella cattura di elettroni un elettrone si combina con un livello vuoto su di un'impurezza nella gap. La probabilità di un tale evento, dipenderà dalla concentrazione di elettroni in banda di conduzione (n), dalla concentrazione di livelli di impurezze libere $N_T(1-F_T)$, e dalla sezione d'urto (σ_n) del centro di ricombinazione. La sezione d'urto descrive l'efficacia degli stati localizzati nella cattura dell'elettrone, F_T è la frazione di trappole occupate da elettroni ed N_T il numero totale di trappole. In totale si avrà un rate per questo processo dato da:

$$\left. \frac{dn_T}{dt} \right|_{\text{cattura},n} = n\sigma_n v_{th} N_T (1 - F_T) = \sigma_n v_{th} n (N_T - n_T) = c_n (N_T - n_T) \quad (129)$$

La probabilità, per unità di tempo, che un elettrone sia catturato da uno stato localizzato, è data dal prodotto della velocità termica dell'elettrone (v_{th}) per la sezione d'urto, dove c_n rappresenta la probabilità di cattura termica di elettroni ed n_T la concentrazione di elettroni nelle trappole. Il prodotto fra queste due quantità può essere visto come il volume attraversato da una particella di sezione trasversale σ_n nell'unità di tempo. Se lo stato localizzato è contenuto in questo volume si avrà la cattura dell'elettrone

Nella cattura di una lacuna, in modo analogo, il centro di ricombinazione può catturare una lacuna dalla banda di valenza. Questa volta il rate sarà dato da una relazione del tipo:

$$\left. \frac{dn_T}{dt} \right|_{\text{cattura},p} = p\sigma_p v_{th} N_T F_T = c_p n_T \quad (130)$$

dove c_p rappresenta la probabilità di cattura termica di lacune.

Nell'emissione termica di elettroni, i portatori presenti sui livelli di impurezza possono passare in banda di conduzione, con un rate:

$$\left. \frac{dn_T}{dt} \right|_{\text{emissione},n} = e_n N_T F_T = e_n n_T \quad (131)$$

dove e_n rappresenta la probabilità di emissione termica.

Infine nell'emissione termica di una lacuna, gli elettroni che si trovano in banda possono essere eccitati sui livelli del centro (con il risultato di generare una lacuna). Il tasso di emissione sarà:

$$\left. \frac{dn_T}{dt} \right|_{\text{emissione},p} = e_p N_T (1 - F_T) = e_p (N_T - n_T) \quad (132)$$

All'equilibrio termodinamico, i processi complementari hanno la stessa probabilità di avvenire. Considerando tutti i processi di cattura e di emissione di elettroni, da parte delle trappole, possiamo definire il rate totale di elettroni catturati come:

$$\frac{dn_T}{dt} = (c_n + e_p)(N_T - n_T) - (e_n + c_p)n_T \quad (133)$$

Inoltre, in tali condizioni, si ha per gli elettroni e le lacune:

$$e_n(T) = \sigma_n v_{th,n} N_c e^{\left(\frac{E_c^{(m)} - E_T}{kT} \right)} \quad (134)$$

$$e_p(T) = \sigma_p v_{th,p} N_v e^{\left(\frac{E_T - E_v^{(M)}}{kT} \right)} \quad (135)$$

Con $E_c^{(m)}$ viene indicato il minimo della banda di conduzione e con $E_v^{(M)}$ il massimo della banda di valenza.

Supponendo che la sezione di cattura degli elettroni è circa uguale a quella delle lacune, le precedenti relazioni mostrano che, se il livello è più vicino alla banda di conduzione, cioè se $E_c(m) - E_T < E_T - E_v(m)$, si ha $e_n > e_p$ ed il livello si comporta come una trappola di elettroni. Viceversa, se il livello è vicino alla banda di valenza, si avrà una trappola di lacune.

Considerando soltanto la cattura di elettroni da parte di trappole, vale la relazione $dn_T = -dn$ e, possiamo dunque riscrivere l'eq. come:

$$\frac{dn_T}{n} = -\sigma_n v_{th} (N_T - n_T) dt \quad (136)$$

in questo modo, possiamo definire una costante di tempo $\tau_e^{(c)}$:

$$\tau_e^{(c)} = \frac{I}{\sigma_n v_{th} (N_T - n_T)} \quad (137)$$

che rappresenta il tempo di vita medio degli elettroni prima della cattura da parte di stati trappola. Dall'analisi della formula, possiamo osservare che tale costante di tempo dipende dal numero di trappole libere. In modo analogo, è possibile definire il tempo di vita media per le ricombinazioni τ_e^r , che dipenderà dal riempimento del livello di ricombinazione (la probabilità che un elettrone si ricombini con una lacuna è proporzionale alla densità dei livelli di ricombinazione riempiti da lacune). Più in generale, si può definire un tempo di vita medio per gli elettroni:

$$\tau_e = \left(\frac{I}{\tau_e^c} + \frac{I}{\tau_e^r} \right)^{-1} \quad (138)$$

e un analogo tempo di vita medio per le lacune, τ_l , che dipendono dal riempimento degli stati. Nella definizione del tempo di vita medio dei portatori, non si è definito l'effetto della ricombinazione da banda a banda (ricombinazione intrinseca o diretta), senza interazione con un centro di ricombinazione. In effetti, un elettrone può ricombinarsi con una lacuna, passando dalla banda di conduzione alla banda di valenza con la conseguente emissione di un fotone. Tuttavia, poiché nel processo deve essere conservato sia il momento che l'energia, e poiché il tempo di vita medio dei portatori per questo processo è maggiore di τ_e^c e τ_e^r (a causa della bassa sezione d'urto specifica ($\sigma=10^{-19}\text{cm}^{-2}$) e della densità di cariche in eccesso generata dalla radiazione ionizzante, non ha un'alta probabilità di accadimento.

Con il fine di rimarcare il ruolo determinante delle trappole sulle proprietà del semiconduttore, è possibile osservare che, la probabilità per cui un elettrone (o una lacuna) catturato, possa essere rilasciato da una trappola è:

$$P = \frac{I}{\tau} = s \cdot e^{-\frac{E_T}{k_B T}} \quad (139)$$

dove s , è detto fattore di frequenza mentre τ è il tempo di vita medio della carica nella trappola, dell'ordine $10^{-2} \div 10^{-4}$ s, e per tale motivo tali fenomeni così come gli effetti di surriscaldamento sono detti processi lenti.

La presenza di tale difetti genera quindi una distribuzione quasi statica di cariche, in particolare questo fenomeno si verifica alla superficie del wafer, nello strato buffer sottostante il canale attivo e fra due layer di composizione differente. Tali imperfezioni o impurità hanno una densità maggiore di 10^{12}cm^{-2} all'interfaccia fra due stati o sulla superficie e maggiore di 10^{16}cm^{-3} nel buffer. In entrambi i casi tali densità hanno valori così rilevanti tali da intrappolare e rilasciare un numero di elettroni sufficiente per variare le caratteristiche I/V attraverso cariche spaziali e distribuzione del campo elettrico. In particolare, le cariche spaziali distorcono e variano la regione svuotata del canale e quindi la corrente di Drain dei transistori mentre la distribuzione del campo elettrico generata dalle trappole modifica la velocità dei portatori lungo il canale. Inoltre poiché la dislocazione o la densità delle trappole non è controllabile a priori tali fenomeni macroscopici sono difficilmente controllabili e predicibili.

Infine l'attivazione o meno di queste trappole, e quindi il numero di portatori in esse intrappolato, è fondamentalmente legato alla polarizzazione in DC applicata sul dispositivo attivo. Infatti l'attivazione delle trappole è legato al campo elettrico presente sul dispositivo attivo. Variando quindi l'alimentazione DC da una polarizzazione ad un'altra le trappole attivate variano ed hanno una costante di tempo di attivazione simile e poco minore di quella degli effetti termici. Per questo motivo oggi non è possibile suddividere in modo univoco i problemi associati alle trappole dagli effetti termici.

Da un punto di vista macroscopico sia i fenomeni termici che le trappole provocano una variazione della trans-conduttanza, della conduttanza e anche delle capacità del dispositivo intrinseco in un range tipicamente da 10Hz a 100KHz, corrispettivo a costanti di tempo dell'ordine di $10^{-2} \div 10^{-6}$ s. Tali processi generano quindi una variazione delle curve I/V a RF rispetto quelle DC in termini sia di corrente massima, tensione di breakdown e di ginocchio.

Per frequenze maggiori, fissata la polarizzazione a riposo, le curve I/V a RF sono caratteristiche univoche del dispositivo attivo, descrivendo il

comportamento del FET a grande segnale. Un obiettivo di questo lavoro è quindi quello di presentare un banco di misura che consenta il loro studio in modo accurato.

Implementare metodi di misura I/V dinamici è infatti tanto più strategico quanto più li si applica a nuove tecnologie. Infatti l'utilizzo di nuovi materiali o parimenti di innovazioni della struttura realizzativa di Gate portano alla ricerca e all'utilizzo di nuovi e differenti film dielettrici di passivazione, differenti processi termici o di etching che generano inevitabilmente maggiori danni sulla superficie del semiconduttore. L'aumento di questi danni può apportare un incremento delle concentrazioni di trappole ed un aumento della sensibilità del materiale alla temperatura. Tutti questi fenomeni portano a mascherare in DC le potenzialità delle nuove tecnologie, mentre l'adottare misure dinamiche permette invece di predire una valutazione corretta delle prestazioni a RF dei dispositivi attivi oltre ad una loro ottimizzazione.

Inoltre un caratterizzazione I/V di questo tipo è determinante anche nella fase di controllo del processo e nella fase di test della produzione. Nel caso in cui un processo di produzione presenta fuori specifiche con incongruenze dei test DC con le prestazioni a RF dei chip, più informazioni accurate del comportamento a RF dei FET nel più breve tempo possibile sono determinanti per diagnosticare le cause del problema ed associarle direttamente a varianti del processo.

3.3.1 Misure I/V Impulsate di HBV FET

Una possibile risposta alle problematiche legate alla corretta misura delle caratteristiche I/V a RF è offerta oggi dai sistemi impulsati commerciali, [43]. Tali sistemi di misura forniscono un'alimentazione DC ed, applicando ad essa impulsi sincroni sul Gate ed sul Drain del dispositivo, investigano le caratteristiche dinamiche I/V dipendenti dal punto di bias, misurando la corrente di Drain nel tempo durante tali impulsi. L'efficacia di questi sistemi commerciali è fondamentalmente legato ai tempi caratterizzanti gli impulsi. Le grandezze in gioco sono il tempo in cui l'impulso è applicato, ovvero il t_{on} , ed il duty cycle, ovvero T_{duty} , definito come la percentuale fra il t_{on} ed il periodo di ripetizione dell'impulso.

Fissata l'alimentazione DC di un FET ($V_{GS,0}, V_{DS,0}$) ed applicando un segnale impulsato, dato T_{duty} , in modo da raggiungere una alimentazione dinamica ($V_{gs,1}, V_{ds,1}$), è possibile descrivere l'andamento della corrente misurata dal sistema in quattro zone al variare di t_{on} , come rappresentato in Figura 100.




Figura 100: Andamento della corrente di Drain in funzione del t_{on} , fissato il duty cycle.

Nella prima regione, 1, è rappresentato il transiente, durante il quale si ha la stabilizzazione al nuovo valore di coppia delle tensione dinamiche nella

regione 2. Nel terzo segmento, i processi lenti iniziano ad attivarsi ed entrano in gioco modificando il valore di corrente all'aumentare di t_{on} . Infine il quarto tratto corrisponde alla misura che si sarebbe rilevata in DC con t_{on} asintoticamente tendente a T_{Duty} .

Essendo i processi dispersivi dei processi lenti, i tempi di impulso t_{on} richiesti per acquisire le caratteristiche I/V a RF sono dell'ordine di decine di nano secondi. Con l'obiettivo di determinare le curve I/V a RF, i sistemi di misura impulsati, richiedono idealmente di effettuare la misura esattamente nella sezione 2, durante la stabilizzazione del valore di corrente misurata, ma prima dell'intervento degli effetti dispersivi.

Lo sviluppo dei recenti sistemi commerciali ha oggi permesso di arrivare a raggiungere tempi t_{on} dello stesso ordine di grandezza minimo per studiare le caratteristiche dinamiche dei FET, ordine delle centinaia di nano secondi. L'applicazione di questi sistemi di misura permette quindi al variare di t_{on} e T_{duty} lo studio dei processi lenti sia dal punto di vista del self heating sia delle trappole.

Utilizzando il sistema della GaAsCode si è applicato il metodo delle misure I/V impulsive per caratterizzare dispositivi GaAs Field Plate e GaN

3.3.2 Misure I/V Impulsate di HBV GaAs FET

La caratterizzazione I/V dei dispositivi GaAs ha come obiettivo l'individuazione ed il confronto delle prestazioni a RF dei dispositivi ad I Gate con i dispositivi con struttura realizzativa a Field Plate.

Il primo passo di questa fase di misura prevede misure I/V DC. Le caratteristiche I/V in regime stazionario dei dispositivi ad I Gate sono presentate in Figura 101, nella quale è possibile osservare che la corrente massima risulta circa 360mA mentre la tensione di ginocchio circa 1.5 V.




Figura 101: Curve I/V in DC dei dispositivi ad I Gate GaAs (10x100μm).

Nelle misure DC gli effetti termici sono chiaramente visibili per potenze dissipate maggiori di 0.4W e si manifestano principalmente con una pendenza negativa delle curve I/V.

Tali effetti termici portano quindi ad un'erronea valutazione della conduttanza di uscita e della trans-conduttanza a RF, rispettivamente mostrate in Figura 102 e Figura 103.




Figura 102: G_{ds} in DC dei dispositivi ad I Gate GaAs ($10 \times 100 \mu\text{m}$) al variare della polarizzazione V_{DS} .




Figura 103: G_m in DC dei dispositivi ad I Gate GaAs ($10 \times 100 \mu\text{m}$) al variare della polarizzazione V_{DS} .

Con l'obiettivo di analizzare le reali prestazioni a RF dei dispositivi attivi in analisi si è quindi adottato il sistema di misura commerciale GaAsCode. Fissata come riferimento la condizione per la quale le alimentazioni quiescenti sono $V_{ds}=0\text{V}$ e $V_{gs}=0\text{V}$, non vi è potenza dissipata in DC, essendo nulla la polarizzazione ai capi del dispositivo. Si è scelta quindi una durata dell'impulso pari a $0.2\mu\text{s}$ ed un periodo di ripetizione pari a 1ms , tale per cui gli effetti dovuti alle trappole sono attivati, e si sono misurate le curve I/V, in Figura 104. Esse mostrano una corrente massima di 400mA ed una tensione di ginocchio pari a circa 1.8V .




Figura 104: Curve I/V impulsate di dispositivi ad I Gate con polarizzazione DC $V_{DS}=0, V_{GS}=0$.

Tali condizioni di misura individuano tuttavia le caratteristiche a RF dei dispositivi attivi senza field plate in assenza di surriscaldamento.

E' quindi necessario analizzare le caratteristiche I/V ad RF per le polarizzazioni quiescenti per le quali si utilizzeranno tali transistori nelle applicazioni di potenza CW. Fissate come polarizzazioni quiescenti $V_{DS}=8V$ e $V_{GS}=-0.3V$, corrispondente ad $I_{DS}=30\%I_{max}$, è stata effettuata una caratterizzazione impulsata con una durata dell'impulso pari a $0.2\mu s$ ed un periodo di ripetizione pari a $1ms$, Figura 105.




Figura 105: Curve I/V impulsate per i dispositivi a I Gate con polarizzazione DC $V_{DS}=8, V_{GS}=-0.3$.

In tali condizioni le curve I/V ottenute sono circa isoterme e gli effetti trappola sono attivati di modo che le caratteristiche I/V ottenute sono da considerarsi realmente caratterizzanti il dispositivo ad alta frequenza.

Esse mostrano una corrente massima di 350mA ed una tensione di ginocchio pari a circa 2V. Inoltre, il confronto fra le caratteristiche impulsate e quelle DC, in Figura 106, evidenzia che le curve I/V DC si presentano sia più piatte di quello che invece sono ad RF, ovvero la conduttanza di uscita DC ha valori minori rispetto al valore ad RF, sia più collassate, così da implicare in DC una trans-conduttanza ridotta rispetto il valore ad RF.




Figura 106: Curve I/V impulsate e DC per i dispositivi a I Gate, rispettivamente linee continue e linee tratteggiate.

Una volta caratterizzati i dispositivi a I Gate in regime impulsato e quindi avendo individuato le caratteristiche I/V a RF è necessario effettuare lo stesso tipo di analisi sui transistori con struttura realizzativa a Field Plate.

I dispositivi attivi in quest'ultima tecnologia sono stati misurati impulsando le alimentazioni nelle medesime condizioni operative delle misure presentate in Figura 105. Le prestazioni in termini di corrente massima e ginocchio sono circa i medesimi dei dispositivi con Gate ad I, come mostrato in Figura 107. Infatti si ha una corrente massima pari a 370mA ed una tensione di ginocchio di 1.7V.




Figura 107: Curve I/V impulsate per i dispositivi FP con polarizzazione DC $V_{DS}=8V, V_{GS}=-0.3V$.

Tuttavia la struttura realizzativa del Gate a Field Plate permette a tali dispositivi di lavorare ad alimentazioni quiescenti di Drain-Source maggiori. Infatti si è misurata la curva I/V per $V_{gs}=-1V$ in condizioni impulsate, per le alimentazioni quiescenti $V_{DS}=14V$ e $V_{GS}=-0.3V$, corrispondente ad $I_{DS}=30\%I_{max}$. La tensione Drain-Source di breakdown corrispondente risulta essere $V_{DS}=30V$, come mostrato in Figura 108.




Figura 108: Curve I/V @ $V_{GS}=-1V$ impulsata per i dispositivi a Field Plate con polarizzazione DC $V_{DS}=14V, V_{GS}=-0.3V$.

Inoltre, le prestazioni di corrente massima e tensione di ginocchio risultano inalterate al variare della polarizzazione DC Drain-Source, come mostrato in Figura 109, ottenuta per alimentazioni quiescenti $V_{DS}=14V$ e $V_{GS}=-0.3V$.




Figura 109: Curve I/V impulsive per i dispositivi FP con polarizzazione DC $V_{DS}=14V$, $V_{GS}=-0.3V$.

E' evidente quindi che nei dispositivi a Field Plate l'aumento delle capacità di generazione di potenza passa necessariamente per l'aumento della tensione di breakdown e quindi la possibilità di incrementare la tensione di polarizzazione DC Drain-Source, come mostrato in Figura 110.




Figura 110: Curve I/V impulsive per i dispositivi a I Gate e a Field Plate, rispettivamente linee continue e linee tratteggiate.

3.3.3 Misure I/V Impulsate di HBV GaN FET

La caratterizzazione I/V dei dispositivi GaN è stata effettuata sia per la tecnologia microstriscia sia per la coplanare sui transistori con lunghezza di Gate $0.5\mu\text{m}$ caratterizzati a parametri [S] nel paragrafo 1.4.2. Le caratteristiche DC delle due tecnologie coplanare e microstriscia sono mostrate rispettivamente in Figura 111 e in Figura 112.




Figura 111: Curve I/V in DC del dispositivo medio GaN ($10 \times 100\mu\text{m}$) coplanare.




Figura 112: Curve I/V in DC del dispositivo medio GaN ($10 \times 100\mu\text{m}$) microstriscia.

Questa campagna di misure DC sui dispositivi basati su GaN permette di individuare in DC una corrente massima di circa 800mA ed una tensione di

ginocchio pari a 5V. Inoltre è possibile osservare, in Figura 111, fenomeni di kink per tensioni di Drain minori di 5V e di soft-breakdown.

Tali effetti non rappresentano però il reale modo di funzionamento a RF dei dispositivi attivi in analisi. Infatti nella caratterizzazione DC, maggiormente di quanto osservato sulla tecnologia GaAs, gli effetti termici e trappola sono chiaramente determinanti da non mostrare le reali curve I/V ad RF.

E' quindi necessario analizzare le caratteristiche I/V ad RF tramite misure impulsate. Fissate come polarizzazioni quiescenti $V_{DS}=0V$ e $V_{GS}=0V$ e $V_{DS}=25V$ e $V_{GS}=-5.0V$, corrispondente ad $I_{DS}=30\%I_{max}$, è stata effettuata una caratterizzazione impulsata con una durata dell'impulso pari a $0.2\mu s$ ed un periodo di ripetizione pari a 1ms per il dispositivo coplanare e microstriscia, rispettivamente in Figura 113 ed in Figura 114.




Figura 113: Curve I/V impulsate per il dispositivo GaN ($10 \times 100 \mu m$) per polarizzazioni quiescenti, $V_{DS}=0V$ e $V_{GS}=0V$ e $V_{DS}=25V$ $V_{GS}=-8V$ rispettivamente linee continue e linee tratteggiate.

Differentemente dalla misure DC, le misure impulsate mostrano come l'effetto di kink e di soft-breakdown ad RF sono ridotti se non addirittura assenti, anche al variare della polarizzazione a riposo applicata. Quindi, tali effetti sono generati in DC poiché le curve I/V non sono isoterme, differentemente dalle caratteristiche impulsate.




Figura 114: Curve I/V impulsate per il dispositivo GaN (10x100) per polarizzazioni quiescenti, $V_{DS}=0V$ $V_{GS}=0V$ e $V_{DS}=25V$ $V_{GS}=-5V$ rispettivamente linee continue e linee tratteggiate.

In Figura 113 ed in Figura 114 è poi possibile osservare come la stima della corrente massima dipende fortemente dal valore della polarizzazione DC e quindi dalla potenza dissipata in DC. Partendo dalla condizione di canale freddo ($V_{DS}=0V, V_{GS}=0V$), e poi considerando la condizioni di canale caldo ($V_{DS}=25V, V_{GS}=-5V$) si assiste ad una diminuzione di corrente massima del 10%, oltre ad una variazione della tensione di ginocchio da 4 a 8V. Infine, la Figura 113 mostra che il dispositivo attivo coplanare presenta una conduttanza di uscita ed una trans-conduttanza costante al variare dell'alimentazione. Questa osservazione indica come la realizzazione di dispositivi GaN in coplanare è più robusta nei riguardi di effetti trappola.

3.4 Problematiche dei Sistemi Commerciali Impulsati

I sistemi impulsati presenti oggi sul mercato hanno tempi di impulso minimi di circa 200ns, permettendo una ripetizione di impulso da 0.1ms a 1ms. Ipotizzando che gli effetti dei processi lenti, dovuti a fenomeni di riscaldamento e di trappole, hanno costanti di tempo dell'ordine massimo di μ s, tempi di impulso dell'ordine delle centinaia di nanosecondi permettono teoricamente di analizzare le curve I/V a RF.

Tuttavia è necessario connettere tramite cavi e sonde a RF il dispositivo in analisi all'impulsatore. La componentistica fra il FET ed il sistema di misura commerciale si comporta quindi come una rete filtrante che distorce ed allarga gli impulsi di tensione inviati simultaneamente al Drain ed al Gate del dispositivo da caratterizzare. La misura della corrente impulsata, non tenendo in conto il ritardo introdotto dalla componentistica del banco, può quindi risultare erronea e fornire stime delle caratteristiche I/V a RF erronee. Inoltre la maggior parte dei sistemi commerciali non permette di visualizzare la forma d'onda della corrente di Drain campionata. Ciò non consente all'utilizzatore dello strumento una verifica opportuna delle condizioni di misura impostate.

Oltre ad una difficile fase di ottimizzazione e di calibrazione del banco, i tempi di impulso di molti impulsatori oggi presenti nei laboratori di ricerca sono di gran lunga maggiori a 200ns. Tempi di impulso con ordine di grandezza del μ s non permettono un'analisi accurata e sicura dei processi lenti legati alle trappole, perché filtrati ed allargati dalla componentistica dei banchi, possono arrivare a ricadere essi stessi nella banda temporale di attivazione delle trappole, da 0.1s fino a 5 μ s. L'utilizzo quindi di impulsatori commerciali consente un'analisi isoterma delle curve I/V dei dispositivi attivi ma difficilmente può consentire di analizzare i fenomeni legati all'attivazione delle trappole.

Osservando che i fenomeni legati alle trappole si attivano in frequenza in una banda che va da 10Hz a circa 200KHz, è possibile analizzare e mostrare più esplicitamente il problema. Supposto un treno di N-1 impulsi ognuno avente durata τ e ripetizione T, come mostrato in Figura 114, il segnale nel tempo $x(t)$ è espresso dall'eq. (140).




Figura 115: Rappresentazione di un treno di impulsi di ampiezza A nel tempo.

$$x(t) = A \cdot \sum_{k=0}^{N-1} \text{rect}_T(t - k \cdot \tau) \quad (140)$$

La trasformata di Fourier del segnale $x(t)$ nel dominio della frequenza equivale quindi all'eq. (141).

$$\begin{aligned} X(f) &= AT \sin c(\pi \cdot f \cdot T) \cdot \sum_{k=0}^{N-1} e^{-j\pi f k \tau} = \\ &= AT \sin c(\pi \cdot f \cdot T) \cdot \frac{1 - e^{-j\pi f N \tau}}{e^{-j\pi f \tau}} = \\ &= AT \sin c(\pi \cdot f \cdot T) \cdot \frac{e^{-j\pi f N \tau}}{e^{-j\pi f \tau}} \cdot \frac{e^{j\pi f N \tau} - e^{-j\pi f N \tau}}{e^{j\pi f \tau} - e^{-j\pi f \tau}} = \\ &= AT \sin c(\pi \cdot f \cdot T) \cdot e^{-j\pi f \tau (N-1)} \cdot \frac{\sin(\pi f \tau N)}{\sin(\pi f \tau)} \end{aligned} \quad (141)$$

Tale espressione dimostra che il segnale risultante dal treno di impulsi nel tempo equivale in frequenza ad uno spettro centrato alla frequenza di ripetizione dell'impulso ($1/T$), e con frequenze multiple tanto più vicine alla frequenza centrale tanto più τ è minore. Ciò significa che mantenendo un duty cycle dell'1% per garantire la isotermità del FET, è necessario un periodo di ripetizione dell'ordine di $0.5\mu\text{s}$, ed un $t_{\text{on}}=50\text{ns}$, per raggiungere una frequenza centrale di 200KHz e poter analizzare gli effetti introdotti dalle trappole. E' quindi chiaro che approcciare il problema in questo modo richiede l'utilizzo di impulsatori con tempi di impulso minori di 50ns , commercialmente ancora non presenti sul mercato.

3.5 Approccio alternativo al problema della caratterizzazione dinamica I/V

Al fine di avere in modo accurato le caratteristiche I/V dinamiche di un FET, relative ad una certa polarizzazione a riposo, è necessario applicare un segnale con componenti frequenziali maggiori di 200KHz, in modo da tenere in conto tutti gli effetti dispersivi legati ai processi lenti.

Iniettare un segnale isofrequenziale CW maggiore di 200KHz al Gate del DUT implica dinamicamente che il punto di lavoro si muove sulla curva di carico, determinata dall'impedenza che vede il FET lato Drain, proporzionalmente all'ampiezza del segnale applicato al Gate. La soluzione proposta prevede la misura delle forme d'onda di tensione e di corrente nel tempo ai terminali esterni di Drain, conoscendo l'impedenza di carico al FET. Tali informazioni permettono di determinare i punti del piano I/V ad RF giacenti sulla curva di carico, come mostrato in Figura 116.




Figura 116: Curva di carico dato un segnale CW iniettato al Gate di un GaAs FP.

Variare quindi l'impedenza di carico al Drain del dispositivo significa variare la curva di carico del FET così da ottenere altri punti del piano I/V a RF. Idealmente, utilizzando più carichi esterni sia resistivi che reattivi, è possibile ottenere le caratteristiche I/V dinamiche in regime CW in tutto il piano I/V, come in Figura 117.




Figura 117: Curve di carico resistivi e reattive dato un segnale CW iniettato al Gate di un GaAs FP.

La frequenza del segnale CW deve quindi essere maggiore della banda di frequenze in cui sono attivati i fenomeni dispersivi ma deve anche essere minore della frequenza in cui iniziano ad entrare prepotentemente in gioco gli elementi parassiti reattivi del FET stesso, all'incirca minore di 100MHz, [54]. Per frequenze maggiori, le cadute di potenziale sugli elementi parassiti ruotano le curve di carico in modo non noto andando ad ottenere delle curve I/V dipendenti dalla frequenza CW applicata.

Tuttavia l'applicazione di un segnale CW deve essere realizzata in modo tale che il dispositivo non cambi il suo stato quiescente, ovvero la $I_{DS,DC}$ sia circa costante, al variare dell'ampiezza dell'escursione lungo la curva di carico, e pari al valore in assenza di segnale RF. In queste condizioni si può supporre che la potenza dissipata in DC sul dispositivo in assenza e in presenza di segnale ad RF sia circa la stessa. Le curve I/V ad RF così determinate sono state ottenute per lo stesso stato quiescente, ovvero sono isoterme e tengono in conto i medesimi effetti trappola.

Applicando con questa metodologia un segnale ad un tono CW è possibile determinare le curve I/V ad RF solo se il DUT è polarizzato in classe A. Infatti in tali condizioni, l'escursione del punto di lavoro nel piano I/V è simmetrica così da non generare nessuna componente raddrizzata di corrente di Drain e la potenza dissipata in DC sul dispositivo in assenza e in presenza di segnale ad RF è circa la stessa. In tale situazione è possibile misurare la corrente dinamica

di Drain fino ad ampiezze del segnale in ingresso che portano la curva di carico ad incontrare le forti non linearità del FET, il pinch-off e la regione di built-in. Infatti per tensioni in ingresso maggiori, si genera una componente raddrizzata della corrente dinamica di Drain che incrementa o diminuisce la $I_{DS,DC}$ quiescente in assenza di segnale, generando di conseguenza un aumento o una diminuzione di temperatura del FET. Per tale motivo le curve I/V ad RF ottenute sono relative ad uno stato del FET differente da quello stazionario, in assenza di segnale in ingresso.

Se diversamente, si polarizza il DUT in classe AB e si applica un segnale ad un tono CW, al variare della tensione in ingresso il punto di lavoro si muove su una curva di carico asimmetrica, generando una componente raddrizzata della corrente dinamica di Drain che incrementa o diminuisce la $I_{DS,DC}$ a riposo in assenza di segnale. In tali condizioni non è possibile determinare le curve I/V ad RF tramite l'applicazione di un singolo tono CW ma è necessario ricercare una soluzione alternativa, per minimizzare la componente raddrizzata $I_{DS,DC}$.

Al fine di poter caratterizzare il DUT quando lo si polarizza verso l'interdizione, condizione generalmente utilizzata per le applicazioni di potenza, si deve applicare al Gate del DUT un segnale asimmetrico con un contenuto spettrale sempre maggiore di 200KHz. Sulla base di quanto esposto si utilizza un segnale costituito da due segnali sinusoidali di cui un tono a fondamentale e l'altro a seconda armonica del tipo:

$$V(t) = V_1 \cdot \cos(\omega \cdot t) + V_2 \cdot \cos(2\omega \cdot t) \quad (142)$$

Il problema è quindi determinare i valori delle ampiezze e delle fasi relative ai due toni in modo tale che per una data polarizzazione V_{dc} il segnale sintetizzato rispetti un valore massimo V_M ed un valore minimo V_m desiderati e differenti. Di seguito viene presentata una breve trattazione delle equazioni in forma chiusa che permettono al segnale manipolato V , una volta impostato il valore in continua di raggiungere una determinata escursione asimmetrica.

La forma d'onda che si vuole sintetizzare al Gate del DUT è quindi del tipo:

$$V_{GS} = V_{GS,DC} + V(t) \quad (143)$$

Le equazioni da impostare sono che il massimo e il minimo di V_{GS} siano rispettivamente uguali a V_M ed un valore minimo V_m . Si effettua quindi la

ricerca dei punti di massimo e minimo, imponendo che la derivata prima di V_{GS} sia uguale a zero:

$$V_1 \sin(\omega \cdot t) + 2V_2 \sin(\omega \cdot t) = 0 \quad (144)$$

e posto

$$k = \frac{V_2}{V_1} \quad (145)$$

Risulta

$$\sin(\omega \cdot t) + 2k \sin(\omega \cdot t) = 0 \quad (146)$$

Utilizzando le forme di duplicazione, ovvero:

$$\sin(2\omega \cdot t) = 2 \sin(\omega \cdot t) \cdot \cos(\omega \cdot t) \quad (147)$$

si ottiene

$$\sin(\omega \cdot t) \cdot [1 + 4 \cdot k \cdot \cos(\omega \cdot t)] = 0 \quad (148)$$

La ricerca degli zeri di questa equazione porta alle soluzioni corrispondenti:

$$\begin{aligned} \sin(\omega \cdot t) &= 0 \\ [1 + 4 \cdot k \cdot \cos(\omega \cdot t)] &= 0 \end{aligned} \quad (149)$$

Nel caso in cui $k > 0$, ovvero $V_1 > 0$ e $V_2 > 0$, il valore di t per cui si ha il massimo della funzione è il valore per il quale la derivata seconda di V_{GS} è minore di zero ovvero:

$$t = 0 \quad ; \quad \omega \cdot t = \pi \quad (150)$$

mentre il valore per cui si ha il minimo della funzione è il valore per il quale la derivata seconda di V_{GS} è maggiore di zero ovvero:

$$t = \frac{\arccos\left(-\frac{1}{4k}\right)}{\omega} \quad (151)$$

Tramite sostituzione nell'eq. di partenza si ottiene quindi rispettivamente per il massimo e per il minimo:

$$\begin{aligned} V_M &= V_{GS} = V_{GS,DC} + V_1 + V_2 \\ V_m &= V_{GS} = V_{GS,DC} - \frac{V_1}{8k} - V_2 \end{aligned} \quad (152)$$

La soluzione di questo sistema di due equazioni in due incognite è sempre risolvibile e pari a:

$$\begin{aligned} V_1 &= \frac{2}{9} \cdot \left[(4V_{up} - 2V_{down}) + \sqrt{2(V_{up} + V_{down})(2V_{down} - V_{up})} \right] \\ V_2 &= \frac{1}{9} \cdot \left[(V_{up} + 4V_{down}) - 2\sqrt{2(V_{up} + V_{down})(2V_{down} - V_{up})} \right] \end{aligned} \quad (153)$$

dove V_{up} e V_{down} sono definite come:

$$\begin{aligned} V_{up} &= V_M - V_{GS,DC} \\ V_{down} &= V_{GS,DC} - V_m \end{aligned} \quad (154)$$

Affinché esista soluzione reale all'eq. è necessario imporre che

$$2(V_{up} + V_{down})(2V_{down} - V_{up}) \geq 0 \quad (155)$$

da cui si ricava la condizione di esistenza della soluzione

$$2V_{down} \geq V_{up} \quad (156)$$

valida nel caso in cui

$$V_{up} \geq V_{down} \quad (157)$$

Tali condizioni portano alla sintesi di un segnale modulato con un andamento asimmetrico rispetto al valore applicato di tensione DC. Al fine di massimizzare l'escursione della curva di carico nel piano I/V delle caratteristiche di uscita si deve scegliere il valore minimo e massimo di v_{GS} che

si vogliono raggiungere quando si applica il segnale ad RF. Supposta una tensione DC pari ad $V_{GS,DC} = -0.5V$, una tensione di pinch-off pari a $V_{GS} = -1.0V$ ed una tensione di built-in pari a $V_{GS} = 0.4V$, tipiche per progettare un amplificatore di potenza in classe AB in tecnologia GaAs, la somma in fase del segnale a fondamentale e del segnale a seconda armonica, derivanti da eq., generano infatti una forma d'onda più piccata per tensioni positive, come mostrato in Figura 118.




Figura 118: Segnale dinamico applicato a fondamentale e seconda armonica e la risultante del segnale a RF e della componente DC.

La manipolazione del segnale di ingresso di questo tipo ha come vantaggio la minimizzazione delle variazioni della componente DC contemporaneamente ad una massimizzazione dell'escursione nel piano I/V. Da ciò ne deriva che la componente I_{DC} del FET non varia a RF rispetto alla condizione DC, permettendo di acquisire le caratteristiche a RF di uscita del FET isoterme.

Inoltre, l'applicazione di un segnale CW, diversamente da un treno di impulsi, permette una calibrazione del banco sicuramente più accurata tramite tecniche di calibrazioni note.

3.6 Banco di misura per la caratterizzazione dinamica I/V

Il banco di misura implementato, in Figura 119, permette di sintetizzare il segnale multi-seno, descritto precedentemente, tramite due generatori di segnali CW, combinati tramite un power combiner. Le sorgenti ad RF sono agganciate in fase tramite un trigger esterno di controllo. Esso permette da remoto l'introduzione di uno sfasamento fra i segnali a fondamentale e seconda armonica, generati rispettivamente dalla sorgente 1 e dalla sorgente 2, in modo che i due segnali CW siano in fase alla sezione d'ingresso del DUT. Eventualmente è possibile sintetizzare direttamente il segnale multi-seno tramite un generatore di segnale vettoriale, come l'ESG E4438C, in modo da semplificare il banco ed eliminare il power combiner dallo schema di misura.




Figura 119: Banco implementato per misure I/V a RF.

Il segnale sintetizzato dai due generatori CW, è campionato tramite un ponte rifletto-metrico, costituito da due accoppiatori direzionali 10÷500MHz, e tramite un bias-tee, di banda 5MHz÷2GHz, iniettato al Gate del FET in analisi. Il segnale in uscita al DUT, tramite la rete di uscita, è misurato da un oscilloscopio a campionamento.

I ruoli chiave per una misura accurata delle caratteristiche I/V ad RF sono legati alla bontà della calibrazione effettuata e alla possibilità di sintetizzare differenti carichi di uscita al DUT, tramite la Tuning Network.

3.6.1 Calibrazione del Banco di Misura

Il banco di misura equivale ad un grafo di flusso come rappresentato in Figura 120, dove i coefficienti d'errore e_{ij} sono relativi alla rete di ingresso, T_E è il coefficiente di trasmissione della rete di ingresso e o_{ij} sono i parametri [S] relativi alla rete di uscita. La conoscenza di tali parametri in modulo e fase permette di conoscere dalle misure di tensione effettuate dal DSO, m_i , le forme d'onda di tensione e di corrente alla sezione di ingresso e di uscita del DUT, ovvero $a_{in/out}$, $b_{in/out}$, [55][56].

Con il fine di identificare ognuno di tali parametri incogniti è necessario applicare una procedura di calibrazione suddividibile in tre fasi successive volte rispettivamente a determinare i coefficienti di errore della rete di ingresso, i parametri [S] della rete di uscita ed infine il coefficiente di trasmissione T_E , [57].




Figura 120: Grafo di flusso relativo ai coefficienti di errore del banco implementato per misure I/V a RF.

Il primo passo di calibrazione identifica i coefficienti di errore relativi alla rete di ingresso. Essa è costituita fondamentalmente dal ponte riflettometrico. Una classica rappresentazione in grafi di flusso di un ponte riflettometrico costituito da due accoppiatori direzionali è presentata in Figura 121. Essa mostra che il segnale A , in ingresso al ponte riflettometrico, è campionato proporzionalmente al coefficiente C_1 sul canale di misura R , ed è anche campionato per direttività, C_2D_2 , al canale B . Il segnale incidente in uscita A_1 è riflesso dal carico esterno ρ_L ed è campionato sul canale B proporzionalmente ad un fattore C_2 , mentre per direttività, C_1D_1 , è campionato anche al canale R . Inoltre i loop ai canali R e B rappresentano le riflessioni multiple dovute al non

perfetto adattamento dei canali dell'oscilloscopio ρ_{Di} e l'adattamento di ingresso e di uscita del ponte, ρ_i e ρ_o . Infine ρ_s rappresenta il coefficiente di riflessione della sorgente.




Figura 121: Grafo di flusso relativo al ponte riflettometrico.

Applicando a tale grafo di flusso le regole di Mason è possibile determinare il rapporto delle onde:

$$\frac{B}{A} = \frac{T \rho_L C_2 (1 - \rho_{D1} \rho_1) + C_2 D_2 (1 - \rho_{D1} \rho_1) (1 - \rho_o \rho_L)}{\Delta} \quad (158)$$

$$\frac{R}{A} = \frac{C_1 (1 - \rho_o \rho_L) (1 - \rho_{D2} \rho_2) + T \rho_L C_1 D_1 (1 - \rho_{D2} \rho_2)}{\Delta} \quad (159)$$

$$\frac{A_1}{A} = \frac{T (1 - \rho_{D1} \rho_1) (1 - \rho_{D2} \rho_2)}{\Delta} \quad (160)$$

dove

$$\Delta = (1 - \rho_{D1} \rho_1) (1 - \rho_{D2} \rho_2) (1 - \rho_o \rho_L) (1 - \rho_s \rho_i) - T^2 \rho_L \rho_s \quad (161)$$

Partendo da tali relazioni è possibile determinare il rapporto B/R , operativamente m_2/m_3 dei segnali campionati dal ponte riflettometrico, come:

$$\begin{aligned}
 \frac{\frac{B}{\frac{A}{R}}}{A} &= \frac{B}{R} \\
 &= \frac{T\rho_L C_2 (1 - \rho_{D1}\rho_1) + C_2 D_2 (1 - \rho_{D1}\rho_1)(1 - \rho_o\rho_L)}{C_1 (1 - \rho_o\rho_L)(1 - \rho_{D2}\rho_2) + T\rho_L C_1 D_1 (1 - \rho_{D2}\rho_2)} \\
 &= \frac{C_2 (1 - \rho_{D1}\rho_1)}{C_1 (1 - \rho_{D2}\rho_2)} \left[D_2 + \frac{T(1 - D_1 D_2)\rho_L}{1 - (\rho_o - T D_1)\rho_L} \right]
 \end{aligned} \tag{162}$$

In particolare, introducendo i parametri di errore della rete di ingresso:

$$\begin{aligned}
 E_D = e_{00} = E_{11} &= \frac{C_2 (1 - \rho_{D1}\rho_1)}{C_1 (1 - \rho_{D2}\rho_2)} D_2 \\
 E_R = e_{01} \cdot e_{10} = E_{21} \cdot E_{21} &= \frac{C_2 (1 - \rho_{D1}\rho_1)}{C_1 (1 - \rho_{D2}\rho_2)} T(1 - D_2 D_1) \\
 E_s = e_{11} &= \rho_o - T D_1
 \end{aligned} \tag{163}$$

e, sostituendoli in eq., risulta una relazione in tre termini incogniti, fissato ρ_L :

$$\frac{B}{R} = E_D + \frac{E_R \rho_L}{1 - E_s \rho_L} \tag{164}$$

I parametri di errore della rete di ingresso possono quindi essere determinati inserendo tre carichi noti alla sezione di ingresso e misurando i rapporti B/R per ogni carico al variare della frequenza tramite un oscilloscopio, come mostrato in Figura 122.




Figura 122: Calibrazione della rete di ingresso.

Una volta noti i parametri d'errore della rete di ingresso è necessario determinare i parametri [S] della rete di uscita. La seconda fase di calibrazione prevede quindi di inserire come DUT un through di lunghezza nota, come mostrato in Figura 123.




Figura 123: Misura dei parametri [S] della rete di uscita.

I parametri [S] della rete di uscita possono essere determinati tramite la calibrazione unterminating, ovvero misurando l' $s_{11,mis}$ alla sezione di ingresso e sapendo che esso è:

$$s_{11,mis} = s_{11,reteout} + \frac{s_{21,reteout} \cdot s_{12,reteout} \rho_L}{1 - s_{22,reteout} \rho_L} \quad (165)$$

Inserendo quindi tre carichi noti è possibile determinare i tre parametri incogniti in eq., ipotizzando che $s_{21,reteout} = s_{12,reteout}$ perché è una rete passiva.

Le due fasi di calibrazioni discusse precedentemente permettono in fase di misura di determinare i parametri differenziali s_{11} e s_{21} del DUT. Inoltre permettono di determinare la tensione e la corrente alla sezione di uscita nel tempo. Tuttavia esse non consentono di avere una relazione circa la forma d'onda di tensione alla sezione di ingresso. Per superare questo ostacolo è necessario determinare il coefficiente T_E che relaziona la tensione letta dall'oscilloscopio ai canali $m_{1,2}$ a quella effettivamente in ingresso al DUT.

Partendo dalle relazioni in eq. e relative alla rete di ingresso è possibile determinare il rapporto R/A_1 come:

$$\frac{\frac{R}{A}}{\frac{A_1}{A}} = \frac{R}{A_1} = \frac{C_1(1 - \rho_o \rho_L)}{T(1 - \rho_{D1} \rho_1)} + \frac{T \rho_L C_1 D_1}{T(1 - \rho_{D1} \rho_1)} \quad (166)$$

Tale espressione mostra il legame fra l'onda campionata al canale R e l'onda incidente effettiva sul carico, A_1 , ovvero:

$$A_1(1 - \rho_L(\rho_o - TD_1)) = R \frac{T}{C_1}(1 - \rho_{D1} \rho_1) \quad (167)$$

ed introducendo il parametro coefficiente di trasmissione T_E :

$$T_E = \frac{T}{C_1}(1 - \rho_{D1} \rho_1) \quad (168)$$

è possibile sintetizzare tale legame come:

$$A_1 = \frac{RT_E}{1 - E_s \rho_L} \quad (169)$$

Ovvero

$$T_E = \frac{A_1(1 - E_s \rho_L)}{R} \quad (170)$$

Tale relazione consente di determinare T_E una volta inserito come DUT un through e noti i parametri [S] della rete di uscita. In tali condizioni valgono le seguenti relazioni, relative alla Figura 124,

$$b_{out} = a_{in} \quad (171)$$

Infatti, la misura m_1 scalata per le perdite di inserzione e lo sfasamento della rete di uscita e del through permette di conoscere A_1 . E' possibile ricavare che:

$$A_1 = b_{out} = \frac{1}{O_{21}} m_1 \quad (172)$$

$$R = m_2 \quad (173)$$

La misura effettuata contemporaneamente sui canali del DSO permette di determinare in modulo e fase l'ultimo parametri incognito di calibrazione, T_E , imponendo l'eq. (174).

$$T_E = \frac{\frac{1}{O_{21}} m_1 \cdot (1 - e_{11} \rho_L)}{m_2} \quad (174)$$




Figura 124: Misura del coefficiente di trasmissione T_E .

3.6.2 Misura Calibrata di Curve I/V dinamiche

La fase di calibrazione permette di identificare i parametri di errore della rete di ingresso, il relativo coefficiente di trasmissione ed i parametri [S] delle rete di uscita. Noti questi parametri è possibile conoscere a partire dalla misure di tensione, effettuate tramite l'oscilloscopio alla sezione del DSO, le forme d'onda incidenti e riflesse alla sezione di ingresso e di uscita del DUT, mostrate in Figura 124.

Infatti le misure effettuate ai canali m_1, m_2 ed m_3 permettono di determinare a_{in} , b_{in} , a_{out} , b_{out} come:

$$\begin{aligned} a_{in} &= \frac{m_2 T_E}{1 - e_{11} \rho_L} \\ b_{in} &= \rho_L a_{in} \\ a_{out} &= \rho_{out} b_{out} \\ b_{out} &= \frac{1}{O_{21}} m_1 \end{aligned} \quad (175)$$

dove

$$\rho_L = \frac{\left(\frac{m_3}{m_2} - e_{00} \right)}{e_{01} e_{10} - e_{11} e_{00} + e_{11} \frac{m_3}{m_2}} \quad (176)$$

$$\rho_{out} = O_{11} + \frac{O_{12} O_{21} \Gamma_{D1}}{1 - O_{22} \Gamma_{D1}} \quad (177)$$

Note quindi le forma d'onda, è possibile ricavare il segnale di tensione e di corrente nel tempo in ingresso ed in uscita al DUT come:

$$\begin{aligned}
 V_{GS} &= a_{in} + b_{in} + V_{GS,DC} = a_{in} + \rho_L a_{in} + V_{GS,DC} = a_{in} (1 + \rho_L) + V_{GS,DC} = \\
 &= \frac{m_2 T_E}{1 - e_{11} \rho_L} (1 + \rho_L) + V_{GS,DC}
 \end{aligned} \tag{178}$$

$$V_{DS} = a_{out} + b_{out} + V_{DS,DC} = \frac{m_1}{O_{21}} (1 + \rho_{out}) + V_{DS,DC} \tag{179}$$

$$I_{DS} = -\frac{V_{DS}}{\rho_{out}} + I_{DS,DC} \tag{180}$$

3.6.3 Implementazione della Rete di Tuning

La fase di calibrazione del banco è necessaria per poter determinare accuratamente le forma d'onda di tensione e di corrente nel tempo ai terminali dei FET. Tali segnali dinamicamente determinano la curva di carico sulla quale il punto di lavoro del dispositivo si muove ad RF. Avere la possibilità di sintetizzare più carichi al Drain dei transistori implica quindi di poter muovere il punto di lavoro su differenti curve di carico, andando così ad analizzare in modo più esteso possibile il piano I/V.

La rete di Tuning, in Figura 124, ha perciò come obiettivo quello di sintetizzare carichi da 1÷300 Ohm sia puramente resistivi sia con parte reattiva. Essa è stata progettata ed implementata in laboratorio su una board in FR4, ed è costituita principalmente da carichi SMD, switch SPDT e la logica di controllo digitale tramite Multiplexer analogico.

La selezione del carico avviene tramite l'attivazione degli interruttori che selezionano il percorso a RF desiderato con il relativo carico SMD. L'idea di principio, rappresentata in Figura 125, è quella di sintetizzare carichi di basso valore resistivo tramite impedenze parallelo e di alto valore resistivo con carichi serie.




Figura 125: Schema logico della rete di Tuning.

Sono stati utilizzati come switch componenti SPDT bistabili, modello RK Panasonic, operanti in frequenza da DC a 1.5 GHz. Lo schema elettrico associato è mostrato in Figura 126. Applicando fra i pin 1-7 una differenza di tensione positiva pari a 6V, lo SPDT attiva il percorso dal pin 14 al pin 11. Applicando invece fra i pin 1÷7 una differenza di tensione negativa pari a -6V, lo SPDT attiva il percorso dal pin 11 al pin 8.




Figura 126: Schema Elettrico dello SPDT RK Panasonic.

E' stata effettuata la caratterizzazione dei componenti SPDT saldando un campione su una basetta mille fori e connettorizzandolo tramite BNC. I parametri [S] dello switch sono stati determinati effettuando la calibrazione descritta nel paragrafo precedente, da 20 a 200MHz. Nello stato ON il campione è caratterizzato da una perdita di inserzione minore di 0.4dB, un adattamento maggiore di 15dB, mentre nello stato OFF da un isolamento superiore a 50dB, fino a 200MHz. Successivamente sono stati misurati i parametri [S] del medesimo componente tramite il VNA 8510, da 45 a 200MHz, come mostrato in Figura 127, Figura 128 e Figura 129.




Figura 127: Confronto di S11 ON tramite calibrazione del nuovo banco implementato e tramite VNA..




Figura 128: Confronto di S_{21} ON tramite calibrazione del nuovo banco implementato e tramite VNA.




Figura 129: Confronto di S_{21} OFF tramite calibrazione del nuovo banco implementato e tramite VNA.

Il modello di SPDT scelto presenta quindi basse perdite nello stato ON, un buon adattamento ed un isolamento ottimo per le frequenze di interesse. Inoltre il confronto dei parametri S, estratti tramite il nuovo banco proposto e con il VNA, ha permesso di stimare la bontà della calibrazione proposta rispetto a metodi di correzione di errore standard applicati dal VNA. La differenza stimata fra i due sistemi di misura risulta essere sempre minore del 3%. Definite le prestazioni degli SPDT, si è poi realizzato uno schematico elettrico della board per il percorso del segnale ad RF, prevedendo 8 carichi serie ed 8 carichi parallelo.

Nella fase di montaggio gli SPDT sono stati montati con il piedino 7 a massa. L'attivazione o meno di uno dei due percorsi possibili avviene quindi applicando al pin 1 una tensione positiva o negativa di modulo 6V. Tale segnale di controllo è inviato ad un SPDT tramite il Multiplexer DG406B a sedici canali della Vishay, in Figura 130, tramite il pin comune 28. L'attivazione del cammino fra la porta comune D, pin 28, ed una delle sedici uscite, indicate con S_j , è determinato, tramite la tabella di verità del Multiplexer, dalla parola a quattro bit inviata sui pin A_j . Tale parola è fornita alla board dalla porta parallela del PC Controller.





Figura 130: Schema elettrico del Multiplexer analogico DG406B della Vishay.


Il segnale di comando degli SPDT bistabili è una tensione di $\pm 6V$. Tale segnale è fornito da un alimentatore duale ai due ingressi di un SPDT monostabile RK della Panasonic. La selezione di uno dei due percorsi possibili dello SPDT monostabile, tramite una tensione di controllo fornita da un secondo alimentatore, fornisce in uscita la tensione di controllo positiva o negativa degli SPDT bistabili.

La board, in Figura 131, è stata realizzata suddividendo il lato RF dal lato DC di controllo. Infatti, i connettori a RF, gli SPDT bistabili, i componenti SMD sono stati implementati sul lato UP della board dove sono presenti anche le piste ad RF in microstriscia di larghezza 2,2mm e piano di massa sottostante

per un'altezza del substrato di 0,8mm. La realizzazione dello strato di controllo, comprendente il Multiplexer, il connettore Porta Parallela, lo SPDT monostabile e le linee di controllo dei vari SPDT è stata implementata invece lato bottom.



(a)



(b)

Figura 131: Board implementata per la sintesi di differenti carichi di uscita, a) lato UP o RF e b) lato Bottom o DC.

3.6.4 Validazione del Banco di Misura

Il banco di misura implementato, in Figura 132, è stato validato misurando le curve I/V dinamiche di un dispositivo attivo avente periferia di Gate pari 1mm ($10 \times 100 \mu\text{m}$), in GaAs con struttura realizzativa a Field Plate fornito da Selex Sistemi Integrati.




Figura 132: Banco di misura di caratterizzazione delle caratteristiche di uscita I/V di transistori ad alta frequenza.

Tale transistor è stato polarizzato ad un alimentazione DC $V_{DS,DC}=5\text{V}$ e $I_{DS,DC}=30\%I_{DSS}$ corrispondente ad una tensione $V_{GS,DC}=-1\text{V}$ ed una corrente di Drain pari a 62mA. Fissata tale polarizzazione, tramite il sistema di misura impulsato GaAsCode, sono state acquisite le caratteristiche I/V impulsive del dispositivo attivo.

Per la medesima polarizzazione si è quindi utilizzato il nuovo banco di misura. Per ogni carico sintetizzato dalla rete di Tuning sono state misurate ed

acquisite le forme d'onda di tensione e di corrente ai terminali di Drain e di Gate, come mostrato in Figura 133, alla frequenza fondamentale di 20MHz.




Figura 133: Forme d'onda nel tempo misurate per la tensione Gate-Source, tensione Drain-Source e corrente di Drain per un carico sintetizzato dalla rete di tuning pari a $14+j4 \Omega$ (linee a puntini), 50Ω (linee continue), $76-j58 \Omega$ (linee tratteggiate).

Le curve di carico relative a tali forme d'onda sono mostrate in Figura 134 insieme al punto di alimentazione ed alle curve I/V impulsate precedentemente misurate con il sistema commerciale GaAsCode.




Figura 134: Curve di carico misurate per un'impedenza sintetizzata dalla tuning network pari a $14+j4$ Ohm (linea a puntini), 50 Ohm (linea continua), $76-j58$ Ohm (linea a trattini).

E' interessante osservare dalla Figura 133 e Figura 134 come, al variare del carico di uscita, non è sempre necessario sintetizzare una curva di carico asimmetrica. Infatti per impedenze di carico elevate, come nel caso in esame $76-j58$ Ohm, un semplice segnale CW ad un tono permette di investigare le curve I/V dal pinch-off fino alla zona del ginocchio.

Le misure effettuate per tutti i carichi di uscita hanno poi permesso di individuare le curve dinamiche I/V del transistor. La Figura 135 presenta infatti tali risultati confrontandoli con i valori ottenuti dal sistema di misura impulsato commerciale.




Figura 135: Confronto fra le curve dinamiche I/V misurate attraverso il banco proposto (rettangoli) ed il set-up impulsato della GaAsCode (linee).

La deviazione di corrente di Drain fra le misure risultanti dai due metodi di misura è stata valutata in Figura 135. La deviazione media risulta essere minore del 2.5%, validando così l'approccio seguito ed il metodo di misura presentato.




Figura 136: Deviazione delle misure di i_d effettuate dal sistema di misura impulsato commercial ed il nuovo banco al variare del carico sintetizzato.

Infine è possibile illustrare in Figura 136 l'andamento della corrente $I_{DS,DC}$, ottenuto al variare delle curve di carico. I risultati sperimentali mostrano l'utilità dell'eccitazione multi-tono che ha permesso di analizzare le curve I/V , dal pinch-off al built-in, mantenendo invariata la corrente a riposo e quindi misurare le curve I/V a parità di temperatura.




Figura 137: Corrente I_{DC} al variare del carico sintetizzato.

3.7 Misure di Load Pull

L'analisi condotta nei paragrafi precedenti è volta ad individuare le curve I/V a RF delle emergenti tecnologie HBV. Essa è un utile strumento per valutare le potenzialità dei FET, permettendo di predire qualitativamente le prestazioni a RF dei dispositivi attivi e di stimare gli effetti dispersivi introdotti dalle trappole. Il banco implementato permette inoltre di individuare il carico ottimo per il quale è possibile massimizzare le prestazioni di potenza di uscita o di efficienza dei transistori ma solo per frequenze inferiori ai 100MHz.

Tale analisi non permette quindi di quantificare le prestazioni di potenza in termini di densità di potenza a mm, efficienza, guadagno a largo segnale e carico ottimo di uscita alle iperfrequenze. Tali informazioni sono determinanti per stimare l'applicabilità delle tecnologie ad una specifica applicazione commerciale. Da un punto di vista progettuale di apparati elettronici T/R è necessario l'uso di "carte di progetto" relative al dispositivo utilizzato alle varie condizioni di funzionamento. Dati utili sul carico ottimo per la massimizzazione della potenza di uscita, dell'efficienza e del guadagno sono oggi ottenuti attraverso procedure sperimentali per caratterizzare il comportamento a grande segnale dei transistor di potenza.

La tecnica oggi più diffusa, il Load Pull, consiste essenzialmente nel valutare le proprietà del dispositivo in esame a singola frequenza ed ad un punto fisso di polarizzazione, sotto differenti condizioni di carico. Tipicamente le grandezze misurate sono guadagno in potenza, efficienza, prodotti di intermodulazione. Le curve di livello di queste grandezze, riportate sul piano complesso dei coefficienti di riflessione visti all'uscita del dispositivo, forniscono una descrizione abbastanza esplicativa del comportamento del transistor e consentono di sintetizzare reti di adattamento di ingresso e di uscita, che realizzino le specifiche richieste all'amplificatore.

Esistono oggi differenti tecniche per la realizzazione del carico variabile ma sicuramente attualmente il Load Pull commercialmente più diffuso è quello che sintetizza carichi passivi tramite tuner elettro-meccanici.

La tipica struttura si basa su uno (o due) slug che può essere mosso longitudinalmente e verticalmente con posizionatori micrometrici o motori di precisione all'interno di una linea di trasmissione scanalata, detta slabline. Tali

slug generano un effetto capacitivo al centro della guida. Più tale slug penetra e più il coefficiente di riflessione aumenta. Nella posizione di inizializzazione quando lo slug non è penetrato nella linea si ha il minimo fra i coefficienti di riflessione che si possono sintetizzare ed esso è pari alla riflessione residua della sola slabline (con un return loss in genere di 30dB). Nella massima posizione di penetrazione si possono invece raggiungere anche moduli di 0.9 con un return loss di 1dB e quindi un range dinamico di tuning pari a circa 31dB. Se la frequenza di risonanza dello slug è lontana dalla frequenza di utilizzo, il cambio della posizione dello slug verticale varia il modulo del coefficiente di riflessione sintetizzato mentre la posizione longitudinale ne varia la fase. Come vantaggi, i tuner passivi si caratterizzano per l'alta ripetibilità delle posizioni e l'alta tolleranza alla potenza (power handling). Tuttavia la risoluzione e l'accuratezza dei tuner sono fortemente dipendenti dalla risoluzione del posizionamento (passi verticali dettati dai motori di circa $1.5\text{-}0.75\mu\text{m}$) all'interno della slabline dello slug, soprattutto per alti coefficienti di riflessione. Inoltre, poiché tali tuner sono passivi, è chiaro che non si possono sintetizzare carichi vicini alla circonferenza unitaria della carta di Smith. Per di più concorrono, oltre alla natura intrinseca del tuner passivo, le perdite del set-up del banco a limitare ancora di più la magnitudine del coefficiente di riflessione sintetizzabile. Questi svantaggi sono tanto più rilevanti quanto più si aumenta la frequenza di misura, oltre 18GHz.

Per il presente studio la preferenza ricade sul Load Pull passivo, [58], in quanto l'obiettivo è validare le emergenti tecnologie per frequenze inferiori ai 10 GHz. Il banco di misura utilizzato è implementato in Selex Sistemi Integrati e permette misure di Load/Source Pull da 2 a 18GHz. Esso è costituito da due tuner elettromeccanici della Maury, due accoppiatori direzionali che permettono la misura della potenza di uscita e della potenza riflessa rispettivamente alla sezione di uscita e di ingresso del FET, un alimentatore duale per fornire le alimentazioni quiescenti di Drain e di Gate, un generatore di segnale e un TWT per iniettare il segnale a RF alla sezione di ingresso del FET, come rappresentato nello schema in Figura 138.




Figura 138: Schema a blocchi del banco di Load Pull utilizzato.

Il banco utilizzato ha permesso di caratterizzare i dispositivi GaAs Field Plate a 6 GHz, mentre i dispositivi GaN sono stati testati a 4GHz.

3.7.1 Caratterizzazione di Potenza di HBV GaAs FET

La prima fase della caratterizzazione in potenza dei dispositivi GaAs Field Plate ha previsto l'analisi delle prestazioni dei dispositivi attivi aventi periferia di Gate 1mm e con la struttura classica del Gate ad I.

Per tale tecnica realizzativa, avendo i dispositivi attivi un breakdown di 18V, si è fissata l'alimentazione di Drain a 8V ed una corrente $I_{DS,DC}$ pari al 25% I_{MAX} . Si è effettuato quindi un Load Pull a 6GHz per determinare il carico ottimo di potenza e la densità di potenza a mm fornita da questa tecnologia. Le prestazioni di potenza sono mostrate in Figura 139. A 3dB di compressione del Guadagno di Trasduzione i GaAs FET con Gate ad I presentano una potenza di uscita massima di 28.6 dBm e quindi una densità di potenza a mm pari a 0.72W/mm.




Figura 139: Curve di livello di potenza di uscita dei GaAs FET con Gate ad I, polarizzati a $V_{DS}=8V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.

Nelle medesime condizioni sono stati testati i dispositivi aventi periferia di Gate 1mm e struttura realizzativa del Gate a Field Plate, in Figura 140.




Figura 140: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=8V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.

A tre dB di compressione del Guadagno di Trasduzione i GaAs FET con Gate Field Plate presentano una potenza di uscita massima di 29.1 dBm e quindi una densità di potenza a mm pari a 0.81W/mm, 0.1W/mm maggiore rispetto i GaAs con Gate ad I.

Differentemente dai FET con Gate ad I, i transistori a Field Plate possono essere alimentati con tensioni quiescenti di Drain maggiori di 8V, perché presentano tensioni di breakdown pari a circa 35V. Sono stati quindi effettuati Load Pull a 6 GHz, fissata la corrente $I_{DS,DC}=25\%I_{MAX}$, variando l'alimentazione DC di Drain da 10V a 14V. Le prestazioni in potenza sono presentate in Figura 141, Figura 142 e Figura 143. Da questa fase di caratterizzazione è stato possibile confrontare le prestazioni dei FET in GaAs, al variare della struttura realizzativa di Gate e della tensione di Drain, nelle condizioni di carico ottimo per applicazioni di potenza, in Figura 144. I Gate ad I presentano un guadagno di potenza circa 1.5dB maggiore dei GaAs con Field Plate.




Figura 141: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=10V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 142: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=12V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 143: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=14V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 144: P_{in} - P_{out} nelle condizioni di carico ottimo per la potenza per i FET con e senza Field Plate, polarizzati a $V_{DS}=8-10-12-14V$ $I_{DS}=25\%I_{MAX}$.

Tuttavia, i transistori con Gate a Field Plate presentano un forte incremento di potenza di uscita all'aumentare della polarizzazione di Drain. Fissata l'alimentazione di Drain a 14V, tali FET permettono di raggiungere una densità di potenza circa il doppio rispetto a quella ottenuta con i dispositivi con struttura a Gate ad I. Si è stimato infatti un aumento di densità di potenza a mm di circa 0.2W/mm ogni incremento di 2V della tensione Drain-Source, come mostrato in Figura 145.

Da un punto di vista progettuale quindi i FET GaAs Field Plate presentano forti vantaggi per la realizzazione di stadi di potenza per apparati T/R fino in banda X.




Figura 145: Densità di potenza a mm per i FET con Field Plate, polarizzati a $V_{DS}=8-10-12-14V$ $I_{DS}=25\%I_{MAX}$.

3.7.2 Caratterizzazione di Potenza di HBV GaN FET

La fase di caratterizzazione in potenza dei dispositivi HEMT in GaN ha previsto l'analisi delle prestazioni dei dispositivi attivi aventi periferia di Gate 2.4mm (12x200 μm) in tecnologia coplanare aventi lunghezza di Gate 0.5 μm . Tale campagna di misure è stata effettuata polarizzando i dispositivi attivi da 20 a 40V di Drain e con I_{DS} pari al 15% di I_{MAX} ed al 30% di I_{MAX} ed effettuando Load Pull a 3GHz. I dati ottenuti sono stati quindi utilizzati per progettare amplificatori di potenza in Banda S.

Le prestazioni in termini di Guadagno di Trasduzione e Potenza di uscita sono presentati in Figura 146, Figura 147, Figura 148 rispettivamente per una tensione $V_{\text{DS,DC}}$ pari a 20,30 e 40V, ed una $I_{\text{DS,DC}}$ pari al 30% I_{MAX} . Questa fase di caratterizzazione ha permesso di individuare i carichi ottimi di potenza al variare della tensione di Drain e di identificare le densità di potenza a mm della tecnologia GaN attuale di Selex Sistemi Integrati. Alimentando i dispositivi attivi da una tensione Drain-Source da 20 a 40V, è possibile ottenere densità di potenza a mm rispettivamente 3.5W/mm fino a 6.5W/mm.




Figura 146: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{\text{DS}}=20\text{V}$ $I_{\text{DS}}=30\%I_{\text{MAX}}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 147: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=30V$ $I_{DS}=30\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 148: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=40V$ $I_{DS}=30\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.

Le prestazioni di potenza per una tensione $V_{DS,DC}$ pari a 20,30 e 40V, ed una I_{DS} pari al $15\%I_{MAX}$ sono presentate rispettivamente in Figura 149, Figura 150 e Figura 151. Questa fase di caratterizzazione ha permesso di individuare i carichi ottimi di potenza al variare della tensione di Drain e di identificare le densità di potenza a mm della tecnologia GaN attuale di Selex Sistemi Integrati. Alimentando i dispositivi attivi da una tensione Drain-Source da 20 a 40V, è possibile ottenere densità di potenza a mm rispettivamente 3.3W/mm fino a 6.0W/mm.




Figura 149: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=20V$ $I_{DS}=15\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 150: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=30V$ $I_{DS}=15\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.




Figura 151: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=40V$ $I_{DS}=15\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.

Le prestazioni in termini di densità di potenza a mm effettuate al variare della tensione di Drain-Source e parametrizzate in funzione delle due condizioni di corrente $I_{DS,DC}$ sono presentate in Figura 152.




Figura 152: Prestazioni di densità di potenza a mm (a) e Guadagno di Trasduzione (b) dei GaN FET, polarizzati con $I_{DS}=15\%I_{MAX}$ ed $I_{DS}=30\%I_{MAX}$, al variare dell'alimentazione Drain-Source a 3dB di compressione del Guadagno di Trasduzione.

Capitolo 4

Modellistica non lineare di Transistori HBV per Applicazioni di Potenza

4.1 Introduzione

Nel Capitolo 3 sono state descritte le prestazioni dei dispositivi HBV in GaAs ed in GaN in termini di potenza di uscita e di massima corrente dinamica. Queste campagne di misura permettono da un lato di definire la bontà raggiunta dai processi tecnologici implementati e la determinazione del campo di possibili applicazioni nelle quali tali transistori possono essere utilizzati dall'altro forniscono le informazioni necessarie per la progettazione di apparati elettronici.

Nel campo delle microonde risulta strategico l'utilizzo delle nuove tecnologie poiché, sfruttando i loro vantaggi, è possibile implementare moduli Trasmetti/Ricevi ad alte performance di potenza, alta robustezza ed altamente lineari. In quest'ambito oggi si assiste ad un forte interesse verso la realizzazione di moduli di potenza larga banda ed amplificatori a basso rumore ad alta robustezza. In questo panorama adottare come carte di progetto le misure ottenute in fase di caratterizzazione non è esaustivo per la realizzazione di un progetto ottimo. Le misure di Load Pull infatti sono state ottenute ignorando l'effetto dei carichi armonici alle frequenze maggiori della fondamentale; inoltre non sono state effettuate misure di intermodulazione del terzo ordine per determinare la linearità dei dispositivi attivi. Implementare banchi di misura che tengano in conto tali effetti e caratterizzare i dispositivi attivi in una banda di frequenza multi-ottava, come oggi è richiesto, al variare

delle alimentazioni DC richiede un forte sforzo in termini temporali ed economici.

Da un punto di vista strettamente progettuale possedere un modello non lineare di dispositivi attivi risulta quindi di grande importanza per il raggiungimento delle specifiche richieste al di là di evitare una fase di caratterizzazione troppo onerosa.

Vista la complessità interna di un generico dispositivo, un semplice modello esterno, black box, non può descrivere accuratamente il suo comportamento in tutte le condizioni operative (interdizione, regione ohmica, regione di saturazione). Viceversa un modello fisico multidimensionale del dispositivo, sebbene più accurato e dettagliato, non è appropriato per l'uso con programmi di simulazione che richiederebbero complessità computazionali troppo elevate.

Una soluzione largamente utilizzata, [60][61][63], per la simulazione circuitale di ampio segnale è fornita dall'estensione al regime di non linearità dei modelli circuitali per piccolo segnale descritti nel paragrafo 2.3. Tale estensione consiste nell'associare ad ogni elemento del circuito, che non sia lineare per motivi fisici (come la carica accumulata nel canale ad esempio), una descrizione in termini di un componente (resistenza, capacità, transconduttanza) non lineare, ossia di valore dipendente dal punto di lavoro istantaneo. È importante notare che i componenti non lineari sono propri esclusivamente della parte intrinseca del modello poiché è quella che tiene conto dei fenomeni fisici che avvengono nella parte attiva del dispositivo, il canale. L'estrazione dei parametri della parte estrinseca del modello segue quindi gli stessi passi dell'estrazione del modello a piccolo segnale descritta nel 2.3. In Figura 153 è riportato un tipico modello non lineare a circuito equivalente. A meno di piccole variazioni, in particolare nella parte estrinseca, tutti i modelli a circuito equivalente per applicazioni a microonde hanno una topologia del tipo mostrato in Figura 153.

I due diodi concentrati Gate-Source e Gate-Drain presenti nel circuito in Figura 153 rappresentano la giunzione Schottky distribuita Gate-canale. Essi sono fondamentalmente usati per simulare la conduzione Gate-canale ed il breakdown, due effetti fondamentali per la descrizione della saturazione della potenza RF del dispositivo. I tre condensatori connessi tra Gate, Source e Drain (C_{gs} , C_{ds} e C_{gd}), rappresentano l'effetto delle regioni svuotate nel canale

e consentono di descrivere effetti di memoria non lineari. La resistenza di ingresso R_i è interpretata come un equivalente concentrato delle perdite distribuite sotto il canale.




Figura 153: Circuito equivalente non lineare tipico di un dispositivo ad effetto di campo.

Infine, il generatore di corrente controllato in tensione i_{DS} è il cuore del modello non lineare a circuito equivalente e costituisce la principale sorgente di distorsione non lineare nei dispositivi attivi. Considerando il funzionamento dei dispositivi a microonde, esso, come le capacità non lineari, è simultaneamente dipendente dal potenziale longitudinale lungo il canale e quello trasversale Gate-canale rappresentati dalle grandezze elettriche esterne V_{DS} e V_{GS} . Le non linearità dei vari componenti intrinseci possono essere introdotte attraverso la dipendenza funzionale del valore dei componenti dalle due tensioni di bias ed approssimando tali valori con funzioni analitiche, come descritto nel paragrafo seguente.

4.2 Circuito Equivalente Non Lineare di Angelov-Zirath

I modelli proposti in letteratura, tipicamente, sono definiti in modo tale da rappresentare il comportamento del dispositivo in continua, a piccolo segnale ed a grande segnale. Gli elementi non lineari presenti nel circuito equivalente sono descritti come generatori di corrente controllati in tensione oppure come generatori di carica controllati in tensione, [62][63]. Inoltre, per ragioni di efficienza computazionale, essi sono interamente analitici, e pertanto, sono o modelli semiempirici approssimati oppure modelli completamente empirici.

Angelov e Zirath, [64], proposero un modello a grande segnale basato sull'utilizzo estensivo di funzioni iperboliche. Ciò consente di ottenere delle derivate ben determinate per la corrente e la carica presente nel modello e, essendo tali derivate prive di singolarità, di evitare criticità nella convergenza degli algoritmi di simulazione non lineare.

L'espressione della corrente di Drain utilizzata nel modello è la seguente:

$$I_{ds} = I_{pks} \left(1 + \tanh(\psi)\right) \cdot \left(1 + \lambda V_{ds}\right) \cdot \tanh(\alpha V_{ds}) \quad (181)$$

con:

$$\psi = P_1 \cdot (V_{gs} - V_{pk}) + P_2 \cdot (V_{gs} - V_{pk})^2 + P_3 \cdot (V_{gs} - V_{pk})^3 + \dots \quad (182)$$

$$V_{pk}(V_{ds}) = V_{pk0} + \Delta V_{pk} \cdot \tanh(\alpha V_{ds}) \quad (183)$$

$$P_1 = P_{1s} \left[1 + \left(\frac{P_{10}}{P_{1s}} - 1 \right) \cdot \frac{1}{\cosh^2(BV_{ds})} \right] \quad (184)$$

$$\alpha = \alpha_r + \alpha_s \cdot [1 + \tanh(\psi)] \quad (185)$$

In queste espressioni ogni parametro di fitting è determinabile in principio direttamente dalla fase di misura delle correnti I/V. In particolare, I_{pks} e V_{pks} indicano rispettivamente la corrente di Drain e la tensione V_{GS} in corrispondenza della quale si ha il massimo della trans-conduttanza, g_{mpks} , così come mostrato in Figura 154.




Figura 154: Determinazione dei parametri I_{pks} , V_{pks} del modello di Angelov Zirath.

Poiché l'andamento della trans-conduttanza dipende dalla tensione V_{DS} applicata, i parametri I_{pks} e V_{pks} si intendono relativi alla sola zona di saturazione di funzionamento dei FET. Volendo tenere in conto la variazione di trans-conduttanza al variare della tensione V_{DS} tramite la funzione V_{pk} , nel modello si utilizza il parametro V_{pk0} . Esso rappresenta il valore di V_{GS} per cui si ottiene il massimo g_m in zona resistiva. Tale parametro è quindi determinato ricavando l'andamento della trans-conduttanza nella zona di funzionamento resistivo dei FET, come illustrato in Figura 155.




Figura 155: Determinazione dei parametri V_{pko} e ΔV_{pk} del modello di Angelov Zirath.

Il parametro λ rappresenta poi la modulazione della lunghezza di canale e rappresenta quindi la pendenza delle curve I/V rispetto V_{DS} . α determina invece la tensione di saturazione. Nota la tensione V_{DS} di ginocchio, α_s ed α_r

sono parametri di fitting necessari per approssimare l'andamento non lineare delle correnti nella zona resistiva dal pinch-off al built-in.




Figura 156: Determinazione dei parametri λ , α_r e α_s del modello di Angelov Zirath.

P_{10} e P_{1S} rappresentano invece il valore del coefficiente P_1 , ovvero g_{mpk}/I_{pk} , rispettivamente nella regione di funzionamento resistiva e di saturazione. B è un parametro di fitting che determina la transizione tra le due regioni di funzionamento mentre P_3 è un parametro di fitting che determina la caratteristica del pinch-off del modello. Infine P_2 è un coefficiente che rende l'andamento della trans-conduttanza asimmetrica, necessaria per dispositivi HEMT in GaN. La dispersione di g_m causata dalle trappole è modellizzata rendendo il coefficiente P_1 , espresso nella 2.18, dipendente dalla frequenza. Ciò è realizzato introducendo un fattore moltiplicativo dipendente dalla frequenza (P_{1D}) ottenendo la seguente espressione:

$$P_1 = P_{1D} P_{1S} \left[1 + \left(\frac{P_{10}}{P_{1S}} - 1 \right) \frac{1}{\cosh^2(BV_{ds})} \right] \quad (186)$$

con:

$$P_{1D} = \frac{P_{1Srf}}{P_{1Sdc}} + \frac{P_{1Sdc} - P_{1Srf}}{P_{1Sdc}} \sum_{n=1}^N \frac{K_n}{\cosh^2(f/f_{tr,n})} \quad (187)$$

dove P_{1Sdc} è il coefficiente P_{1S} ottenuto da misure in DC nella regione di saturazione, P_{1Srf} è determinato da misure RF, e $f_{tr,1}$, $f_{tr,2}$... $f_{tr,n}$ sono le frequenze caratteristiche dei processi di trappole presenti nel dispositivo.

La modellizzazione della dispersione di R_{ds} dovuta alle trappole è realizzata introducendo nel circuito equivalente una serie resistenza condensatore (R_c , C_{rf}) in parallelo a tale resistenza. In particolare, sono introdotti tanti di questi elementi in parallelo quanti sono i fenomeni caratteristici di trappole che determinano la dispersione di R_{ds} . I valori delle resistenze introdotte dipende dalla polarizzazione secondo la relazione 2.28 dove R_{c0} è il valore minimo di R_c e R_{cp0} determina il valore di R_c al pinch-off.

$$R_c = R_{c0} + \frac{R_{cp0}}{1 + \tanh(\psi)} \quad (188)$$

Gli effetti di dispersione di tipo termico sono inclusi rendendo i parametri V_{pk0} , V_{pks} , I_{pk} , P_{1S} , P_{10} , λ , α , e gli elementi R_s , C_{gs} , C_{gd} , R_d linearmente dipendenti dalla temperatura. Tale dipendenza è determinata estraendo il modello al variare della temperatura.

Infine, i fenomeni fisici di breakdown sono incorporati nel modello modificando l'espressione della corrente di Drain nel modo seguente:

$$I_{ds} = I_{pk} (1 + \tanh(\psi)) \tanh(\alpha V_{ds}) (1 + \lambda V_{ds} + L_{sb}) \quad (189)$$

con:

$$L_{sb} = L_{sb0} \left[\exp(L_{sd1} V_{dgt} + \dots) - 1 \right] \quad (190)$$

$$V_{dgt} = \frac{V_{ds} - K_{trg} V_{gs}}{V_{tr}} \quad (191)$$

$$L_{sd1} = L_{d1} (1 - L_{g1} V_{gs}) \quad (192)$$

dove L_{sb0} ed L_{sd1} sono coefficienti per adattare l'andamento della corrente di Drain, V_{dgt} è un coefficiente normalizzato che combina le tensioni di Gate e Drain.

Per quanto riguarda gli altri componenti non lineari presenti nel modello è interessante osservare che le capacità del dispositivo sono rappresentate mediante funzioni non lineari dello stesso tipo utilizzato per la corrente:

$$C_{gs} = C_{gs0} [1 + \tanh(\psi_1)] [1 + \tanh(\psi_2)] \quad (193)$$

$$C_{gd} = C_{gd0} [1 + \tanh(\psi_3)] [1 - \tanh(\psi_4)] \quad (194)$$

con:

$$\psi_1 = P_{0gsg} + P_{1gsg} V_{gs} + P_{2gsg} V_{gs}^2 + P_{3gsg} V_{gs}^3 + \dots \quad (195)$$

$$\psi_2 = P_{0gsd} + P_{1gsd} V_{ds} + P_{2gsd} V_{ds}^2 + P_{3gsd} V_{ds}^3 + \dots \quad (196)$$

$$\psi_3 = P_{0gdg} + P_{1gdg} V_{gs} + P_{2gdg} V_{gs}^2 + P_{3gdg} V_{gs}^3 + \dots \quad (197)$$

$$\psi_4 = P_{0gdd} + (P_{1gdd} + P_{1cc} V_{gs}) V_{ds} + P_{2gdd} V_{ds}^2 + P_{3gdd} V_{ds}^3 + \dots \quad (198)$$

dove il termine $P_{1cc} V_{gs} V_{ds}$ rappresenta l'accoppiamento di V_{gs} e V_{ds} attraverso C_{gd} . I parametri di tali funzioni sono determinati mediante fitting dei valori delle capacità ottenuti dal modello a piccolo segnale al variare della polarizzazione.

I diodi Gate-Source e Gate-Drain, invece, sono modellizzati tramite il classico modello del diodo Schottky.

Il modello proposto rappresenta uno dei modelli più all'avanguardia disponibili per la simulazione del comportamento di dispositivi HEMT consentendo il fitting della corrente di Drain e delle sue derivate. In particolare, la funzione adottata per rappresentare la dipendenza della corrente da V_{gs} è tale che la trans-conduttanza risultante ha un andamento corrispondente a quello tipico di un HEMT.

4.3 Estrazione del Modello Non Lineare

Con il fine di realizzare un modello non lineare di un dispositivo attivo in tecnologia GaN, coplanare con lunghezza di Gate $0.5\mu\text{m}$, mostrato in Figura 18, è stata applicata la metodologia proposta nel paragrafo 2.3 per determinare i componenti estrinseci, in Tabella 4.3.1.

Valore Estratto	Elementi Parassiti
0.8	$R_g (\Omega)$
0.8	$R_s (\Omega)$
1.8	$R_d (\Omega)$
60	$L_g (\text{pH})$
2	$L_s (\text{pH})$
120	$L_d (\text{pH})$
75	$C_{pg} (\text{fF})$
0	$C_{pgs} (\text{fF})$
0	$C_{pgd} (\text{fF})$
0	$C_{pds} (\text{fF})$
40	$C_{pd} (\text{fF})$

Tabella 4.3.1: Valori degli elementi parassiti estratti dalla caratterizzazione Cold FET sul dispositivo attivo GaN coplanare, avente periferia di Gate 1mm e lunghezza di Gate $0.5\mu\text{m}$.

Successivamente sono stati misurati contemporaneamente i parametri $[S]$ e le curve di uscita del FET in tutto il piano I/V , in modo CW, come mostrato in Figura 157. Tramite l'approccio descritto nel paragrafo 2.3.5 sono stati quindi determinati i valori dei componenti circuitali intrinseci al variare delle polarizzazioni quiescenti, come mostrato in Figura 158, Figura 159, Figura 160 e Figura 161.




Figura 157: Curve I/V in DC del dispositivo attivo in GaN, in tecnologia coplanare con lunghezza di Gate $0.5\mu\text{m}$ e avente periferia di Gate 1mm .




Figura 158: Andamento di g_{ds} e g_m al variare delle alimentazioni quiescenti applicate.




Figura 159: Andamento di C_{gs} e C_{gd} al variare delle alimentazioni quiescenti applicate.




Figura 160: Andamento di R_i e C_{ds} al variare delle alimentazioni quiescenti applicate.




Figura 161: Andamento di τ al variare delle alimentazioni quiescenti applicate.

Durante la fase di estrazione dell'intrinseco risulta evidente dalla Figura 160 e dalla Figura 161 che C_{ds} , τ e R_i possono essere considerati come componenti lineari dell'intrinseco, ovvero indipendenti dalle alimentazioni quiescenti, perché il loro comportamento è solo debolmente dipendente dal bias.

In questo ambito, determinate sperimentalmente le caratteristiche degli elementi intrinseci capacitivi non lineari, C_{gd} e C_{gs} sono state approssimate utilizzando le funzioni analitiche del modello di Angelov-Zirath rispettivamente in Figura 162 e Figura 163. Differentemente da C_{gd} , la capacità C_{gs} risulta difficilmente approssimabile tramite funzioni analitiche. Ciò è dovuto principalmente ai forti fenomeni termici presenti sui dispositivi in tecnologia GaN. L'estrazione dell'intrinseco infatti è stata ottenuta partendo dalle misure a parametri S, in modalità CW. Ciò significa che ad ogni punto nel piano I/V corrisponde una temperatura di canale differente. I parametri [S] ottenuti quindi per il dispositivo polarizzato in classe A ed in classe AB, in

zona di saturazione, $V_{DS}=20V$, si caratterizzano per una differenza di temperatura di canale non trascurabile.




Figura 162: Andamento di C_{gd} modellizzata tramite la funzione analitica di Angelov Zirath, punti rossi, e valori ottenuti nell'estrazione dell'intrinseco, cerchi blu, al variare delle alimentazioni quiescenti applicate.




Figura 163: Andamento di C_{gs} modellizzata tramite la funzione analitica di Angelov Zirath, punti rossi, e valori ottenuti nell'estrazione dell'intrinseco, cerchi blu, al variare delle alimentazioni quiescenti applicate.

Per tale motivo, i dati ottenuti in Figura 159 non sono facilmente utilizzabili per modellizzare l'andamento della capacità a RF, così come le misure I/V in DC non permettono di descrivere le curve di uscita di un FET a RF. Infatti, all'aumentare della tensione di Gate, C_{gs} tende a decrescere invece di saturare, come la corrente I_{DC} tende a diminuire all'aumentare della tensione di Drain, per alte potenze dissipate. Così come la soluzione ai fenomeni termici per le misure I/V è rappresentata dalle misure impulsive o dinamiche, una possibile soluzione ai problemi termici per C_{gs} è l'utilizzo di misure di parametri [S]

impulsati. Non avendo la possibilità di utilizzare VNA impulsati, si è preferito adottare come soluzione sub-ottima le misure di parametri $[S]$ CW ed approssimare C_{gs} con funzioni analitiche in un intorno del punto di alimentazione a riposo, fittando qualitativamente l'andamento della capacità per grandi escursioni delle alimentazioni, come mostrato in Figura 163.

Seppur, per i fenomeni termici, C_{gs} è approssimabile solo per deboli non linearità, l'elemento non lineare decisivo nel descrivere accuratamente il comportamento del FET in potenza è il generatore di corrente i_{DS} . Con il fine di avere un modello accurato del dispositivo attivo è stato necessario effettuare una campagna di misure I/V impulsive per modellare il comportamento del generatore di corrente a grande segnale, in modo isoterma e tenendo in conto i fenomeni dispersivi. Sono state effettuate quindi misure I/V impulsive per le alimentazioni quiescenti $V_{DS}=15V-18V$ e I_{DS} pari al 30-20-10% di I_{DSS} , corrispondenti rispettivamente alle tensioni $V_{GS}=-4.0, -4.5$ e $-5V$. Tali misure sono state utilizzate per approssimare il generatore di corrente i_{DS} tramite le funzioni analitiche di Angelov-Zirath. Il modello così implementato è bias-dependent e quindi è valido solo per le alimentazioni quiescenti per le quali si sono effettuate le misure impulsive. Seguendo questo approccio il modello circuitale dell'intrinseco non permette neppure di simulare le curve I/V in DC, ma solo quelle a RF.

Per tale motivo si è modificato il modello equivalente del generatore di corrente i_{DS} ai terminali Drain-Source intrinseci, come illustrato in Figura 164. Questo approccio utilizza due generatori di corrente non lineari: I_{DC} per modellare le curve I/V in DC e I_{RF} per modellare le curve I/V impulsive.




Figura 164: Nuovo modello non lineare del generatore di corrente.

Infatti, in DC, la capacità C_{RF} equivale ad un aperto, motivo per il quale l'unico generatore di corrente attivo è I_{DC} . Tale generatore di corrente non lineare è stato implementato utilizzando la funzione analitica del modello di

Angelov Zirath. Sono stati quindi identificati i parametri di fitting attraverso la minimizzazione dell'errore fra le misure delle curve di uscita DC e la funzione analitica, tramite l'algoritmo del semplice in ambiente Matlab.

In regime dinamico, invece, la capacità C_{RF} equivale ad un corto circuito, tale per cui il generatore di corrente Drain-Source totale, I_{TOT} , equivale alla somma dei contributi relativi ad I_{DC} ed ad I_{RF} . In regime dinamico, implementando $I_{RF}=I_{Pulsed}-I_{DC}$, dove I_{Pulsed} è la funzione analitica utilizzata per approssimare le I/V dinamiche, risulta $I_{TOT}=I_{RF}+I_{DC}=I_{Pulsed}$. Sono stati quindi identificati i parametri di fitting di I_{Pulsed} , modellata tramite la funzione del modello di Angelov-Zirath, minimizzando l'errore fra le misure impulsive e tale funzione.

L'approssimazione del generatore di corrente adottata porta ad un buon accordo fra il modello e le misure effettuate in fase di caratterizzazione come mostrato nel paragrafo seguente.

4.3.1 Validazione del Modello Non Lineare di HBV GaN FET

Con il fine di verificare l'accuratezza e la robustezza del circuito equivalente non lineare, si è implementato il modello negli ambienti di simulazione commerciali CAD oggi più utilizzati, come AWR e ADS. Si è quindi verificata in primo luogo l'accuratezza delle previsioni del modello non lineare con le misure I/V impulsive, al variare della polarizzazione DC di alimentazione, come mostrato in Figura 165.




Figura 165: Andamento di I_{ds} modellizzata tramite la funzione analitica di Angelov Zirath, linee blu, e valori ottenuti tramite misure impulsive, cerchi magenta, al variare delle alimentazioni quiescenti applicate.

Successivamente sono stati confrontati i parametri $[S]$ misurati con quelli simulati, al variare delle polarizzazioni, dalla Figura 166 alla Figura 171.




Figura 166: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=15V$ e $I_{DS}=10\%I_{DSS}$.




Figura 167: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$.




Figura 168: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=15V$ e $I_{DS}=30\%I_{DSS}$.




Figura 169: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=18V$ e $I_{DS}=10\%I_{DSS}$.




Figura 170: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$.




Figura 171: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=18V$ e $I_{DS}=30\%I_{DSS}$.

Infine si è verificata l'accuratezza delle previsioni del modello non lineare con le misure di Load Pull effettuate in CW a 4 e 10GHz, tramite misure fornite dal Politecnico di Torino. Tale caratterizzazione è stata effettuata per due differenti polarizzazioni di Drain, $V_{DS}=15V$ e $V_{DS}=18V$, fissata $I_{DS}=20\% I_{DSS}$.

Per l'alimentazione $V_{DS}=15V$ e $I_{DS}=20\% I_{DSS}$, il carico ottimo per massimizzare la potenza di uscita individuato dal politecnico di Torino a 4GHz è coincidente con quello simulato e mostrato in Figura 172.




Figura 172: Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=15V$ e $I_{DS}=20\% I_{DSS}$ a 4 GHz.

Le curve P_{in} - P_{out} misurate per il carico di uscita pari a 50Ohm e per il carico ottimo individuato a 4GHz sono confrontate con le curve simulate in Figura 173.




Figura 173: Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=15V$ e $I_{DS}=20\% I_{DSS}$ a 4 GHz.

Per l'alimentazione $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$, il carico ottimo per massimizzare la potenza di uscita individuato dal politecnico di Torino a 4 GHz è coincidente con quello simulato e mostrato in Figura 174.




Figura 174: Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 4 GHz.

Le curve P_{in} - P_{out} misurate per il carico di uscita pari a 50Ohm e per il carico ottimo individuato a 4GHz sono confrontate con le curve simulate in Figura 175.




Figura 175: Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 4 GHz.

Per l'alimentazione $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$, il carico ottimo per massimizzare la potenza di uscita individuato dal politecnico di Torino a 10GHz è coincidente con quello simulato e mostrato in Figura 176.




Figura 176: Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz.

Le curve P_{in} - P_{out} misurate per il carico di uscita pari a 50 Ohm e per il carico ottimo individuato a 10 GHz sono confrontate con le curve simulate in Figura 177.




Figura 177: Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz.

Per l'alimentazione $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$, il carico ottimo per massimizzare la potenza di uscita individuato dal politecnico di Torino a 10 GHz è coincidente con quello simulato e mostrato in Figura 178.




Figura 178: Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz.

Le curve P_{in} - P_{out} misurate per il carico di uscita pari a 50Ohm e per il carico ottimo individuato a 10GHz sono confrontate con le curve simulate in Figura 179.




Figura 179: Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz.

4.4 Possibili Applicazioni del Modello Non Lineare

L'implementazione di un modello circuitale equivalente fornisce uno strumento molto utile durante la fase di progettazione di apparati elettronici ad elevata potenza ed alta linearità.

E' ormai noto come un'elevata potenza ed efficienza può essere ottenuta tramite un'opportuna scelta del punto di lavoro del transistor e delle terminazioni armoniche da sintetizzare ai capi del dispositivo attivo; in altre parole, da un'opportuna ingegnerizzazione delle forme d'onda della tensione e della corrente d'uscita. La progettazione ottima può essere quindi raggiunta, utilizzando il modello non lineare, sintetizzando ai capi del FET le chiusure armoniche che in fase di simulazione hanno permesso di ottenere le forme d'onda desiderate, [65].

Tuttavia dal punto di vista della massimizzazione delle prestazioni di linearità, intesa come massimizzazione del rapporto C/I_3 , non sono frequenti in letteratura tecniche di chiusure armoniche per la minimizzazione delle distorsioni e l'incremento delle prestazioni del dispositivo. Per tale motivo nel panorama scientifico si assiste negli ultimi anni ad un grande sforzo per modellare e caratterizzare fenomeni non lineari come l'intermodulazione del terzo ordine e la sua asimmetria in frequenza, [66][67][68][69]. La loro caratterizzazione e la definizione di opportune tecniche per la loro minimizzazione sono oggi fattori determinanti per lo sviluppo e l'ottimizzazione delle applicazioni ad alta linearità come le telecomunicazioni sia terrestri che satellitari, [70][71].

Lo scopo di questo paragrafo è perciò lo studio dei fenomeni di intermodulazione del terzo ordine generati nei dispositivi attivi e la definizione di regole di progetto per la massimizzazione delle prestazioni di linearità dei FET di potenza ad alta frequenza.

La soluzione proposta risiede nell'utilizzo del metodo d'analisi della serie funzionale di Volterra, [72]. Il vantaggio rilevante di questa metodologia risiede proprio nel descrivere il comportamento non lineare attraverso delle relazioni chiuse che, seppur nella loro complessità, mostrano chiaramente il legame fra i carichi alle relative armoniche e l'effetto sulla risposta del dispositivo. Affinché sia possibile applicare l'approccio di Volterra è

necessario però conoscere il circuito equivalente del FET e le non linearità ad esso associate, approssimate con uno sviluppo in serie di Taylor. Possedere quindi il modello a circuito equivalente del FET e conoscere le funzioni analitiche degli elementi non lineari è scientificamente rilevante per determinare i funzionali non lineari di Volterra H_n e fornire delle relazioni analitiche che individuano le fonti di distorsione da un punto di vista circuitale. In questo ambito lo studio effettuato è rivolto al definire le cause dell'asimmetria dell'intermodulazione del terzo ordine e la sintesi di regole di progetto per la sua minimizzazione e la massimizzazione del rapporto C/I_3 . Tale approccio è stato applicato al FET 10x100 in tecnologia GaN coplanare con lunghezza di Gate 0.5 μm per il quale è stato estratto ed implementato il modello non lineare.

4.4.1 Approccio di Volterra

Per applicare il metodo di Volterra al modello descritto precedentemente, le funzioni analitiche associate agli elementi non lineari sono state approssimate tramite serie polinomiale di terzo ordine in funzioni delle tensioni v_{gs} e v_{ds} applicate, come:

$$I_d(v_{gs}, v_{ds}) = \sum_n \sum_j G_{m_n d_j} v_{gs}^n v_{ds}^j \quad (199)$$

$$C_{gs}(v_{gs}) = \sum_n C_{gs_n} v_{gs}^n \quad (200)$$

$$C_{gd}(v_{gd}) = \sum_n C_{gd_n} v_{gd}^n \quad (201)$$

Con il fine di presentare delle espressioni in forma compatta ed analitica, volte a definire i fenomeni di distorsione generati nel FET, è stato trascurato l'effetto di feedback introdotto dalla capacità C_{gd} , [67], mentre i parassiti sono stati inglobati nelle terminazioni esterne Y_g e Y_L come riportato in Figura 180.




Figura 180: Modello semplificato del FET utilizzato nell'analisi di Volterra.

I modello adottato può quindi rappresentare il comportamento del FET fino a frequenze per le quali il feedback introdotto da C_{gd} diventa significativo. I limiti di questa approssimazione per il dispositivo in analisi sono mostrati in Figura 181, dove i parametri s_{21} e s_{12} misurati mostrano che s_{21} è 30 dB maggiore di s_{12} fino a frequenze intorno a 6GHz.




Figura 181: Confronto fra il valore assoluto di s_{21} (cerchi rossi) e s_{12} (cerchi blu) misurati e s_{21} (linea nera) del modello semplificato fino a 6 GHz per $V_{GS}=-4.5V$ e $V_{DS}=30V$.

Come poi mostrato anche in Figura 182, le predizioni basate sul modello unilaterale sono in buon accordo con i parametri $[S]$ misurati fino a 6GHz, indicando che l'approssimazione adottata sembra essere una rappresentazione sufficientemente accurata. Conseguentemente in tale banda, la retroazione introdotta da C_{gd} e L_S è assunta trascurabile.




Figura 182: Confronto fra i parametri $[S]$ misurati (cerchi) ed il modello semplificato fino a 6 GHz per $V_{GS}=-4.5V$ e $V_{DS}=30V$.

In ogni caso, le semplificazioni adottate, se da un lato hanno un impatto sui risultati numerici-quantitativi, non sono sufficienti però ad invalidare le conclusioni qualitative che si raggiungeranno per derivare le espressioni analitiche dell'intermodulazione, come dimostrato in [66][67].

I kernel di Volterra H_n sono quindi derivati in espressioni in forma chiusa, e relazionano le performance del FET in termini di P_{out} , PAE, figure di distorsione come IM_3 e C/I_3 con i parametri del circuito equivalente e le sue terminazioni esterne Y_g e Y_L . In particolare, assumendo due toni in ingresso a frequenza f_1 e f_2 , con $f_1 < f_2$, le intermodulazioni in banda del terzo ordine superiore ed inferiore, rispettivamente $P_{out}(2f_1-f_2)$ e $P_{out}(2f_2-f_1)$, possono essere associate rispettivamente ai quadrati dei moduli dei kernel di Volterra del terzo ordine $H_3(f_1, f_1, -f_2)$ e $H_3(f_2, f_2, -f_1)$. Come conseguenza, la differenza fra i prodotti di intermodulazione del terzo ordine, ΔIM_3 , superiore ed inferiore è derivato come:

$$\Delta IM_3 = \frac{1}{2} \left(\frac{3}{4} A^3 \right) \cdot \text{Re}(Y_L) \cdot \Delta \quad (202)$$

dove A è l' ampiezza della tensione di ingresso V_{in} e Δ è la differenza fra i kernel di Volterra del terzo ordine:

$$\Delta = \left| H_3(f_2, f_2, -f_1) \right|^2 - \left| H_3(f_1, f_1, -f_2) \right|^2 \quad (203)$$

Tramite le ipotesi di modello unilaterale, è possibile ricavare in forma chiusa la completa espressione di Δ come:

$$\Delta = - \frac{B_{L,\Delta f} \cdot F(\cdot) \left[\begin{array}{l} g_{m2} |Y_{L,f_c}|^2 + \\ + g_m (g_m g_{d2} - g_{md} G_{L,f_c}) \end{array} \right] |Y_{G,f_c}|^6}{9/8 \cdot |Y_{L,\Delta f}|^2 |Y_{L,2f_c}|^2 |Y_{L,f_c}|^8 |Y_{G,f_c} + j2\pi f_c C_{gs}|^6} \quad (204)$$

dove $G_{L,\#}$ e $B_{L,\#}$ sono rispettivamente le parti reali ed immaginarie dell'ammettenza esterna di uscita ($Y_{L,\#}$) alla frequenza corrispondente #, mentre le frequenze f_c e Δf sono definite rispettivamente come $(f_1+f_2)/2$ e f_2-f_1 . La funzione $F(\cdot)$ è invece definita come la somma di due funzione F_1 ed F_2 :

$$F_1 = \left[\begin{array}{l} g_m B_L^3 \cdot \left(|Y_{L,2}|^2 \cdot (6g_{d2}g_{m3} - g_{m2d}g_{md}) + \right. \\ \left. - G_{L,2}g_{md} \cdot (4g_{d2}g_{m2} - g_{md}^2) \right) + \\ - B_{L,2}B_L^4 g_{md}^2 g_{m2} + B_{L,2}B_L^2 \cdot \left(\begin{array}{l} g_{m2}g_{md}G_L \cdot (4g_{d2}g_m - 2G_Lg_{md}) + \\ + g_{d2}g_m^2 \cdot (4g_{d2}g_{m2} - 3g_{md}^2) + \\ + G_Lg_mg_{md}^3 \end{array} \right) \end{array} \right] \quad (205)$$

$$F_2 = \left[\begin{array}{l} B_L \cdot \left(\begin{array}{l} |Y_{L,2}|^2 \cdot \left(2g_m^2g_{md2} \cdot \left(\begin{array}{l} g_mg_{d2} + \\ + G_Lg_{md} \end{array} \right) + G_L^2g_m \cdot \left(\begin{array}{l} 6g_{d2}g_{m3} + \\ - g_{md}g_{m2d} \end{array} \right) - g_m^2 \cdot \left(\begin{array}{l} 3g_mg_{md}g_{d3} + \\ + 4G_Lg_{d2}g_{m2d} \end{array} \right) \end{array} \right) + \\ + G_{L,2}g_mG_L \cdot \left(\begin{array}{l} (g_{md}^2 - 4g_{m2}g_{d2}) \cdot \\ \cdot (G_Lg_{md} - 2g_mg_{d2}) \end{array} \right) \end{array} \right) + \\ - B_{L,2} \cdot \left(\begin{array}{l} G_L^4g_{m2}g_{md}^2 - G_L^3g_mg_{md} \cdot (g_{md}^2 + 4g_{m2}g_{d2}) + G_L^2g_m^2g_{d2} \cdot (5g_{md}^2 + 4g_{m2}g_{d2}) + \\ + 4g_m^3g_{d2} \cdot (g_mg_{d2} - 2G_Lg_{md}) \end{array} \right) \end{array} \right] \quad (206)$$

F è quindi una funzione dipendente dall'ammettenza Y_L alle armoniche di f_c e in banda base. Essa è analiticamente nulla se una delle seguenti condizioni è verificata:

$$B_{L,\Delta f} = 0 \quad (207)$$

$$B_{L,f_c} = B_{L,2f_c} = 0 \quad (208)$$

La prima condizione sottolinea la già nota rilevanza del ruolo giocato dal carico di uscita in banda base, [70][71][72], ed in particolare di una suscettanza nulla a tale frequenza. La seconda condizione, invece, indica che un carico puramente resistivo a fondamentale e seconda armonica ai terminali intrinseci del generatore di corrente è condizione sufficiente per annullare l'asimmetria dell'intermodulazione. Questa condizione suggerisce quindi una soluzione alternativa tramite la selezione di un appropriata sintesi dei carichi armonici di uscita. Come risultato, questo approccio permette di raggiungere alte prestazioni di potenza ed efficienza con una nulla ΔIM_3 in modo probabilmente più pratico ed utile rispetto un'ottimizzazione del carico in banda base. Infatti, con questa nuova condizione non è più necessario disegnare la rete di alimentazione di Drain per ridurre l'influenza di $B_{L,\Delta f}$ su ΔIM_3 e la progettazione di PA può essere focalizzata solo sui carichi armonici, diminuendo la complessità e la dimensione degli amplificatori incrementando le prestazioni di potenza e di linearità.

Inoltre, se i carichi armonici presentano una suscettanza nulla, l'intermodulazione del terzo ordine superiore ed inferiore hanno lo stesso valore e può essere estratta tramite Volterra la relazione in forma chiusa che le descrive:

$$IM_3 \propto |H_3|^2 = \frac{\left[F_A \cdot G_{L,2f_c} + G_{L,\Delta f} \cdot F_B \right]^2 |Y_{G,f_c}|^6}{9G_{L,2f_c}^2 G_{L,f_c}^8 G_{L,\Delta f}^2 |Y_{G,f_c} + j2\pi f_c C_{gs}|^6} \quad (209)$$

dove F_A e F_B sono funzioni dipendenti dalle non linearità del generatore di corrente pari a:

$$\begin{aligned} F_A = & 4g_{d2}g_m \left(g_{d2}g_m^2 + G_{L,f_c}^2 g_{m2} \right) + 2G_{L,f_c}^2 g_{md} \left(g_m g_{md} - G_{L,f_c} g_{m2} \right) + \\ & + 3G_{L,\Delta f} \left(\begin{aligned} & G_{L,f_c}^3 g_{m3} - g_{d3}g_m^3 + \\ & -G_{L,f_c} g_m \left(g_{m2d} G_{L,f_c} - g_m g_{md2} \right) \end{aligned} \right) - 6G_{L,f_c} g_{d2}g_m^2 g_{md} \end{aligned} \quad (210)$$

$$F_B = (g_{md}G_{L,fc} - 2g_{d2}g_m) \cdot (g_{md}g_mG_{L,fc} - g_{m2}G_{L,fc}^2 - g_{d2}g_m^2) \quad (211)$$

Da queste relazioni è possibile ottenere una nuova condizione per l'annullamento teorico dei prodotti di intermodulazione del terzo ordine, risultanti dall'annullamento del numeratore. Assumendo un carico puramente resistivo a fondamentale ($G_{L,fc}$), l'IM₃ risulta nullo se:

$$G_{L2,opt} = \frac{-G_{L,\Delta f} \cdot F_A}{2F_B + 3G_{L,\Delta f} (g_{m3}G_L^3 + g_{md2}g_m^2G_L - g_{d3}g_m^3 - g_{m2d}g_mG_L^2)} \quad (212)$$

In conclusione, come linea guida per la progettazione di PA ad alta potenza e alta linearità, un carico puramente resistivo a fondamentale è scelto per massimizzare le prestazioni di potenza mentre un carico puramente resistivo a seconda armonica ($G_{L,2fc}$) è scelto per minimizzare l'IM₃ pari a $G_{L2,opt}$.

4.4.2 Validazione dell'Approccio di Volterra

Per validare le condizioni determinate nel paragrafo precedente che teoricamente portano all'annullamento dell'asimmetria di intermodulazione e alla minimizzazione dell'intermodulazione stessa, un Load Pull attivo CW a due toni è stato effettuato sul dispositivo GaN in analisi dal Politecnico di Torino, [73][74]. I risultati sperimentali presentati in questo paragrafo sono relativi a tale HEMT per la polarizzazione $V_{DS}=30V$ e $V_{GS}=-6V$, con $f_c=2.14GHz$ $\Delta f=200kHz$. E' stato effettuato un primo Load Pull a fondamentale, fissando a 50 Ohm le terminazioni armoniche ed una potenza disponibile in ingresso per ogni tono pari a 10 dBm, così che la potenza totale in ingresso $P_{in,T}=13dBm$. Le risultanti curve di livello di potenza di uscita ($P_{out,T}=P_{out,f1}+P_{out,f2}$) e PAE $[(P_{out,T}-P_{in,T})/P_{dc}]$ sono riportate in Figura 183 insieme alle curve di livello corrispondenti alla suscettanza di uscita.




Figura 183: Piano dei coefficient di riflessione di uscita: curve di livello di PAE misurata (linee continue rosse), P_{out} misurata (linee continue verdi), e curve simulate di suscettanza costante viste a frequenza fondamentale dal generatore di corrente intrinseco (linee tratteggiate blu) @ 10dBm di potenza di ingresso per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull.

Come può essere notato dalla Figura 183, la condizione di un carico puramente resistivo ai terminali intrinseci DS ($B_{L,fc}=0$) è in accordo con la condizione di massima efficienza e massima potenza di uscita

E' inoltre necessario rimarcare, come in [75], che tali misure confermano che l'ottimo di potenza e di efficienza sono differenti, anche se giacciono sulla stessa curva a $B_{L,fc}=0$, ovvero si caratterizzano per valori differenti di conduttanza a fondamentale, $G_{L,fc}$.

Contemporaneamente il banco permette la misura dell'intermodulazione del terzo ordine e quindi dell'asimmetria al variare del carico in uscita a fondamentale. In particolare le curve di ΔIM_3 e di intermodulazione inferiore del terzo ordine sono mostrate in Figura 184.




Figura 184: Piano dei coefficient di riflessione di uscita; curve simulate di suscettanza costante viste a frequenza fondamentale dal generatore di corrente intrinseco (linee tratteggiate blu), (a) curve di livello di asimmetria dell'intermodulazione misurata (linee continue rosse), (b) intermodulazione inferiore misurata (linee continue verdi) @ 10 dBm di potenza di ingresso per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull.

Come mostrato in Figura 184a, l'asimmetria diventa trascurabile nella regione dove $B_{L,fc}$ è nulla, in accordo alle condizioni trovate. Inoltre, i risultati sperimentali evidenziano che la condizione $B_{L,fc}=0$ sembra avere un ruolo predominante nell'annullamento di ΔIM_3 rispetto il carico a seconda armonica.

Inoltre la Figura 184b indica che la zona a bassa intermodulazione sembra sempre appartenere alla zona dove $B_{L,fc} = 0$.

Il passo successivo della validazione è stato effettuato fissando il carico di uscita esterno a fondamentale in modo da soddisfare la condizione $B_{L,fc} = 0$ e scegliendo la sua conduttanza per massimizzare la PAE. Il carico individuato esterno è stato quindi $\Gamma_{Best,PAE} = 0.5e^{j\pi/6}$. Successivamente, per investigare il ruolo giocato dal carico a seconda armonica è stato effettuato un secondo Load Pull a $2f_c$. Le curve di livello risultanti per l'asimmetria dell'intermodulazione sono riportate in Figura 185, insieme con le simulazioni dei loci a $B_{L,2fc}$ costante ai terminali intrinseci DS. E' semplice osservare dalla Figura 185 che la selezione dell'ammettenza a seconda armonica è sicuramente meno critica rispetto il carico a fondamentale per la generazione di asimmetria, come dimostrato dalla vasta area su carta di Smith con ΔIM_3 inferiore a 0.5dB.




Figura 185: Piano dei coefficient di riflessione di uscita: curve simulate di suscettanza costante viste a seconda armonica dal generatore di corrente intrinseco (linee tratteggiate blu) e curve di livello di asimmetria dell'intermodulazione misurata (linee continue rosse), @ 10 dBm di potenza di ingresso per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull.

Inoltre, quando i carichi esterni soddisfano la relazione $B_{L,2fc} = 0$, è possibile notare che è misurata un'asimmetria nulla, come predetto dall'analisi di Volterra, validando così le tesi proposte.

Infine, noto il carico a fondamentale pari a $\Gamma_{best,PAE}$, e nota la conduttanza associata ad esso ai terminali DS intrinseci, inserito il valore $G_{L,fc}$ nella

relazione (211), la conduttanza ottima a tali terminali, per minimizzare IM_3 , risulta essere pari a $G_{L,2fc} = 4.8 \text{ mS}$. Tale valore corrisponde al carico esterno $\Gamma_{2,OPT}$ in Figura 186, dove sono anche mostrati i loci a C/I_3 costante, validando così tutte le condizioni proposte per una progettazione ottima ad alta potenza ed alta linearità.




Figura 186: Piano dei coefficient di riflessione di uscita: curva simulate di suscettanza costante=0 vista a seconda armonica dal generatore di corrente intrinseco (linee tratteggiate blu), curve simulate di conduttanza costante vista a seconda armonica dal generatore di corrente intrinseco (linee tratteggiate verdi), curve di livello di C/I_3 (linee continue rosse), @ 30 dBm di potenza di uscita per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull.

Infine, per quantificare i vantaggi derivanti dall'applicazione delle linee di progetto definite e nel seguito indicate come condizioni di Asimmetria Ottima (AO), le prestazioni di potenza e linearità AO sono confrontate con quelle ottenute per un carico di uscita pari a $\Gamma_{best,PAE} @ f_c$, nel seguito denominato Potenza Ottima (PO), caratterizzato da carichi armonici chiusi su 50Ohm.

Dato lo stesso carico a fondamentale, AO dimostra un aumento di 1.5dB di potenza saturata come mostrato in Figura 187. Sebbene PO è caratterizzata da una PAE massima pari al 69%, circa 4% maggiore rispetto AO, quest'ultima condizione mostra più alte efficienze per più alte potenze di uscita, in Figura 188, dovute alla diminuzione del Guadagno minore rispetto alla condizione PO, come mostrato in Figura 187.




Figura 187: Confronto fra la potenza di uscita relativa alle condizioni di AO (linea nera) e PO (linea rossa); andamento del Guadagno associato fra le condizioni AO (linea blu) e PO (linea magenta).




Figura 188: Confronto fra le prestazioni di PAE relative alle condizioni di AO (linea nera) e PO (linea rossa).

Infine, la prestazioni di linearità sono state valutate confrontando l'asimmetria di intermodulazione esibita da ognuna delle due condizioni. Per bassi livelli di potenza, entrambe le condizioni presentano un'asimmetria trascurabile, poiché $B_{L,fc}=0$. Tuttavia, incrementando la potenza in ingresso, come è chiaro in Figura 189, la condizione PO mostra una forte asimmetria anche pari a 10dB nell'intorno del punto di compressione del Guadagno di 1dB. Per gli stessi livelli di potenza in ingresso risulta inoltre che PO si caratterizza per un peggiore rapporto C/I_3 , in Figura 190.




Figura 189: Confronto fra le prestazioni di asimmetria di intermodulazione relative alle condizioni di AO (linea nera) e PO (linea rossa).




Figura 190: Confronto fra le prestazioni di $C/I_{3,\text{superiore}}$ e $C/I_{3,\text{inferiore}}$ relative alle condizioni di AO (linea nera) e PO (linea rossa) rispetto la potenza di uscita.

Infatti, in Figura 190, sebbene PO mostra una migliore C/I_3 @ 31dBm di potenza di uscita in confronto ad AO, è essenziale rimarcare che per tale condizione PO si caratterizza per oltre 10dB di asimmetria oltre che una compressione di 3dB di Guadagno. Invece, per la stessa potenza di uscita AO garantisce una pressoché nulla asimmetria e una compressione del guadagno di appena 0.2dB. Conseguentemente, fissate le stesse performance di potenze di uscita, la condizione individuata dall'analisi di Volterra dimostra sicuramente migliori performance di linearità. Infatti AO presenta un'asimmetria circa nulla (sempre inferiore a 0.5dB fino a 2dB di compressione del Guadagno). Inoltre

AO migliora il rapporto C/I_3 di 6dB per una potenza di uscita di 32dBm, con una PAE maggiore del 5%.

Conclusioni

Sono state affrontate le problematiche riguardo la caratterizzazione e la modellistica di dispositivi attivi a microonde dal punto di vista del comportamento lineare e non lineare, rispettivamente per applicazioni a basso rumore ed alta potenza; investigando vantaggi, svantaggi e limiti delle tecniche di misura e modellistica usualmente adottate.

Sono quindi stati proposti metodi di misura alternativi agli approcci classici per caratterizzare il fattore di rumore, nel primo Capitolo, e le curve I/V dinamiche di FET ad alta frequenza, nel terzo Capitolo. Tali tecniche hanno permesso di caratterizzare e modellare dispositivi attivi HBV allo stato dell'arte sia in tecnologia GaN sia GaAs, rispettivamente nel secondo e quarto Capitolo.

Inoltre è stato sviluppato un nuovo approccio di progettazione rivolto al design di amplificatori di potenza ad alta linearità. Noto il modello non lineare del FET e sfruttando l'approccio di Volterra, tale metodo consente infatti di determinare i carichi ottimi per la massimizzazione della potenza di uscita e la minimizzazione dell'intermodulazione del terzo ordine.

Gli sviluppi futuri del presente lavoro sono indubbiamente volti verso la formalizzazione e lo sviluppo ulteriore della metodologia di progetto individuata nel quarto Capitolo e verso l'ottimizzazione degli strumenti di misura presentati come supporto alla caratterizzazione ed alla modellistica, rispettivamente per la determinazione delle curve I/V a RF e per l'estrazione dei parametri di rumore di reti lineari 2-porte.

In particolare, il banco di misura di correnti dinamiche può essere ulteriormente migliorato tramite la realizzazione di una board digitale che sintetizzi il segnale multi-seno desiderato e l'utilizzo di un secondo ponte riflettometrico all'ingresso della rete di uscita. In questo modo, la prima soluzione consentirà di svincolare il banco dall'utilizzo di un generatore di segnale vettoriale ad alta frequenza. Ciò consentirà di avere un test-bench

ancora più integrato ed a basso costo, necessario per un eventuale brevetto del metodo di misura. La seconda soluzione permetterà invece di svincolarsi dalla calibrazione 2-port 1 path e consentirà l'applicazione di calibrazioni due porte complete. Il loro utilizzo permetterà di conoscere i parametri $[S]$ a grande segnale dei FET.

Passo importante sarà inoltre l'estensione delle metodologie di misura di rumore nell'ambito della criogenia, dove sono esaltate le prestazioni di rumore dei dispositivi attivi. Hardware dedicato, come sorgenti di rumore on-wafer, tuner integrati, sonde attive, dovranno essere sviluppate. Inoltre, per migliorare l'accuratezza di misura Cold-Source, come mostrato nel secondo Capitolo, risulterà necessario lo sviluppo di metodologie di calibrazioni dedicate che consentano di misurare con più precisione i parametri $[S]$ dei FET, per esempio effettuando la correzione di impedenza nelle calibrazioni TRL, e dei componenti non-insertable.

Riferimenti Bibliografici

- [1] B. Y. Baliga, "Trends in Power Semiconductor Devices," IEEE Trans. Electron Devices, vol43, n 10, 1996, pp: 1717-1731.
- [2] A. Wakejima, K. Ota, K. Matsunaga, W. Contrata, M. Kuzuhara, "Field Modulating Plate (FP) MESFET with High breakdown voltage and low distortion," IEEE Radio Frequency integrated circuits symposium, Maggio 2001, pp: 151-154.
- [3] T. P. Chow , R. Tyagi, "Wide Bandgap compound semiconductors for superior high voltage unipolar power devices," IEEE Trans. on Electron devices, vol 41, n 8, Agosto 1994, pp: 1481-1483.
- [4] W. Saito, Y. Takada, M. Kuragachi, K. Tsuda, I. Omura, T. Ogura, "600 V AlGa_N/Ga_N power HEMT: Design, Fabrication and demonstration on high voltage DC-DC Converter," Electron Devices Meeting, 2003, IEDM '03 Technical Digest, 8-10 Dicembre 2003 pp:2371-2374.
- [5] S. Karmalkar, U. Umesh, K. Mishra "Enhancement of breakdown voltage in AlGa_N/Ga_N high electron mobility transistor using a field plate," IEEE Trans. on electron devices, vol 48, n 8, Agosto 2001, pp:1515-1521.
- [6] B.M. Green, V. Tylak, S. Kaper, J.A. Smart, J.R. Shealy, L. F. Eastman, "Microwave power limits of AlGa_N/Ga_N HEMTs under pulsed bias condition," IEEE Trans. on Microwave Theory and Tec., vol 51, n 2, Febbraio 2003, pp:618-623.
- [7] W. Saito, M. Kuraguchi, Y. Takada, I. Omura, K. Tsuda, T. Ogura, "Influence of surface defect charge at AlGa_N HEMT," IEEE Trans. On electron devices, vol 52, n 2, Febbraio 2005, pp:159-164.
- [8] H. Kim, R. M. Thompson, V. Tylak, T.R. Prunty, J. R. Shealy, L.F. Eastman, "Effects of Si_N passivation and high electric field on AlGa_N-Ga_N HFET degradation," IEEE Electron Devices, vol 24, n 7, Luglio 2003, pp:421-423.
- [9] Y.F. Wu, A. Saxler, M. Moore, R.P. Smith, S. Sheppard, P.M Chavarkar, T. Wisleder, U.K. Mishra, P. Parikh, "30 W/mm Ga_N HEMTs by field plate optimization," IEEE Electron Device Letters, vol 25, n3, Marzo 2004, pp:117-119.
- [10] S. Sriram, R. C. Clarke, R. L. Messham, T. J. Smith, M. C. Driver, "High voltage operation in class B GaAs X-Band power MESFETs," High Speed Semiconductor Devices and Circuits, 7-9 Agosto 1989, pp:218 - 227.
- [11] J.C. Huang, G.S Jackson, S. Shanfield, A. Platzker, P.K. Saledas, "An AlGaAs/InGaAs PHEMT with improved breakdown voltage for X and Ku band power applications," IEEE Trans on microwave theory, vol 41, n 5, Maggio 1993, pp:752-759.
- [12] K. Asano, Y. Miyoshi, K. Ishikura, Y. Nashimoto, M. Kuzuhara, M. Mizuta, "Novel high power AlGaAs/GaAs HFET with a field modulating plate operated at 35 V drain voltage," Electron Devices Meeting, IEDM '98 Technical Digest, 6-9 Dicembre 1998 pp:59 - 62.
- [13] C.L. Chen, L.J. Mahoney, M.J. Manfra, F.W. Smith, D.H. Temme, A.R. Calawa, "High breakdown voltage MESFET with a low temperature grown GaAs passivation layer and overlapping gate structure," IEEE Electron devices letters, vol 13, n 6, Giugno 1992, pp:335-337.
- [14] N. Sakura, K. Matsunga, K. Ishikura, I. Takenaka, K. Asano, N. Iwata, M. Kanamori, M. Kuzuhara, "100 W L band GaAs Power HFET operated at 30 V," 2000 IEEE MTT-S Digest.

- [15] K. Matsunaga, K. Ishikura, I. Takenaka, W. Contrata, A. Wakejima, K. Ota, M. Kanamori, M. Kuzuhara, "A low distortion 230 W GaAs power FP HFET operated at 22 V for Cellular base station," Electron Device Meeting, pp 393-396, Dicembre 2000.
- [16] Ernesto Limiti, "Elettronica delle Microonde: Adattamento, amplificatori a piccolo segnale e oscillatori," Ed. Aracne, 2006.
- [17] G. Ghione, M. Pirola, "Elettronica delle microonde," Otto editore, 2002
- [18] S. M. Sze, "Physics of Semiconductor Devices," John Wiley & Sons, 1981.
- [19] I. Bahl, P. Bhartia, "Microwave Solid State Circuit Design," John Wiley & Sons, 1988.
- [20] M. Berroth, R. Bosch, "High-Frequency Equivalent Circuit of GaAs FET's for Large Signal Applications," IEEE Transactions on MTT, Vol.39 No.2, pp 224-229, Febbraio 1991.
- [21] H. Sledzik, I. Wolff, "A New Approach to Nonlinear Modelling and Simulation of MESFET's and MODFET's," European Microwave Conference 1990.
- [22] G. Dambrine, A. Cappy, F. Heliodore, E. Playez, "A New Method for Determining the FET Small-Signal Equivalent Circuit," IEEE Transactions on MTT, Vol.36, No.7, Giugno 1988.
- [23] H. Fukui, "Determination of the Basic Device Parameters of a GaAs MESFET," The Bell System Technical Journal, Vol.58 No.3, Marzo 1979.
- [24] K. W. Lee, K. Lee, M. Shur, T. Vu, P. Roberts, M. Helix, "Source, Drain, and Gate Series Resistances and Electron Saturation Velocity in Ion-Implanted GaAs FET's," IEEE Transactions on Electron Devices, Vol. ED-36, No.5, Maggio 1985.
- [25] P.L. Hower and N.G. Bechtel, "Current Saturation and Small-Signal Characteristics of GaAs Field-Effect Transistors," IEEE Trans. on Electron Devices, vol. ED-20, no 3, Marzo 1973.
- [26] R. Anholt, S. Swirhun, "Measurement and Analysis of GaAs MESFET Parasitic Capacitances," IEEE Transactions on MTT, Vol.39 No.7, Giugno 1991.
- [27] G. Leuzzi, A. Serino, F. Giannini, "RC term correction in the evaluation of parasitic inductances for microwave transistor modelling," European Microwave Conference, 1994
- [28] F. Diamand, M. Laviron, "Measurement of the extrinsic series elements of a microwave MESFET under zero current conditions," European Microwave Conference 1982, pp. 451-456.
- [29] Pospieszalski, M.: "Extremely low noise amplification with cryogenics FETs and HFETs: 1970-2004," Research Reports from the Ferdinand-Braun-Institut für Höchstfrequenztechnik, vol. 3, 2005.
- [30] M. W. Pospieszalski and W. Wiatr, "Comment on 'Design of Microwave GaAs MESFET's for Broadband, Low-Noise Amplifiers'," IEEE Trans. Microwave Theory Tech., vol. 34, p.194, Gennaio 1986.
- [31] R. A. Pucel, H. A. Haus, and H. Statz, "Signal and Noise Properties of GaAs Microwave FET," Advances in Electronics & Electron Physics, vol. 38, Academic Press, 1975.
- [32] G. Dambrine, J.M. Belquin, F. Danneville, A. Cappy, "A new extrinsic equivalent circuit of HEMT's including noise for millimeter-wave circuit design," IEEE Transaction on Microwave Theory and Techniques, Vol. 46, No. 9, Settembre 1998, pp. 1231-1236
- [33] A. Riddle, "Extraction of FET model noise-parameters from measurement," presented at IEEE MTT-S Symposium, 1991.
- [34] R. Lane, "The Determination of Device Noise Parameters," Proc. IEEE, vol. 57, pp. 1461-1462, Agosto 1969.
- [35] P.J. Tasker, W. Reinert, J. Braunstein, and M. Schlectweg, "Direct extraction of all four transistor noise parameters from a single noise figure measurement," 22nd European Microwave Conf., 1992.
- [36] Walter Ciccognani, "Tesi di Dottorato: Modelli e metodologie di progetto per circuiti a basso rumore ad alta frequenza," Marzo 2007.

- [37] Marco De Dominicis, "Tesi di dottorato: Strumentazione e Metodologie per la Modellistica di Rumore di Dispositivi Attivi ad Alta Frequenza," Febbraio 2004.
- [38] Andrea Bettidi, "Tesi di laurea: Caratterizzazione di rumore per dispositivi ad alta frequenza mediante il modello a temperatura di rumore," 1999.
- [39] J. M. Golio et al., "Frequency dependent electrical characteristics of GaAs MESFET's," IEEE Trans. on electron devices, vol 37, no 5, Maggio 1990, pp 1217-1227.
- [40] N. Scheinberg et al., "A low Frequency GaAs MESFET Circuit Model," IEEE Journal of solid state circuits, vol 23, no 2, Aprile 1988, pp 605-608.
- [41] J. Rodriguez-Tellez et al., "Characterization of thermal and frequency dispersion effects in GaAs MESFET Devices," IEEE Trans. On Microwave theory and tech, vol. 49, no 7, Luglio 2001, pp 1352-1355.
- [42] Y. Hasumi et al., "Characterization of the frequency dispersion of transconductance and drain conductance of GaAs MESFET," IEEE Trans. on electron devices, vol 50, no 10, Ottobre 2003, pp 2032-2038.
- [43] "Manual for Pulsed-Measured Instrument," Cambridge U.K. GaAs Code Ltd., 2000.
- [44] P. C. Canfield et al., "Modeling of frequency and Temperature effects in GaAs MESFET's," IEEE Journal of solid state circuits, vol. 25, no. 1, Febbraio 1990,.
- [45] J. A. Reynoso-Hernandez et al., "Deep Level characterisation in GaAs FETs by means of the frequency dispersion of output impedance," Electronics letters, 13 Aprile 1995, vol 31, no 8, pp 677-678.
- [46] T. Fernandez et al., "Extracting a bias dependent large signal MESFET Model from Pulsed I/V Measurements," IEEE Trans. On Microwave theory and tech, vol 44, no 3, Marzo 1996, pp 372-378.
- [47] S. H. Lo et al., "Numerical Analysis of frequency dispersion of transconductance in GaAs MESFET's," IEEE Trans on Electron Devices, vol. 43, no 2, Febbraio 1996,.
- [48] K. Lu et al., "Low frequency dispersion and its influence on the Intermodulation performance of AlGaAs/GaAs HBTs," IEEE MTT-S Digest 1996, pp 1373-1376.
- [49] C. P. Lee et al., "Carrier injection and backgating effect in GaAs MESFET's," IEEE Electron Device letter, vol. 1.3, Aprile 1982.
- [50] A. K. Jastrzebsky, "Thermal and Dispersion modelling of MESFETs," IEE Colloquium on Modelling, Design and Application of MMIC's, 17 Gennaio 1994 pp:2/1 - 2/6.
- [51] F. Filicori et al., "Empirical modelling of low frequency dispersive effects due to traps and thermal phenomena in III-V FETs," IEEE MTT-S Digest 1995, pp 1557-1560.
- [52] C. Fiegna et al., "Modeling the effects of traps on the I-V characteristics of GaAs MESFETs," IEDM 95, pp 773-776.
- [53] F. Filicori et al., "Empirical modelling of low frequency dispersive effects due to traps and thermal phenomena in III-V FETs," IEEE Trans. On Microwave theory and tech., vol. 43, no 12, Dicembre 1995, pp 2972-2981.
- [54] A. Raffo et al., "On wafer I/V measurement setup for the characterization of low frequency dispersion in electron devices," ARFTG Conference Digest Spring, 2004 63rd Giugno 11, pp 21-28.
- [55] U. Lott, "A method for measuring magnitude and phase of harmonics generated in nonlinear-microwave two-ports," in IEEE MTT-S, Int. Microwave Symp. Dig. (New York), 1988, pp. 225-228.
- [56] M. Sipila, K. Lehenen, and V. Porra, "High-frequency periodic time-domain waveform measurement system," IEEE Trans. Microwave Theory Tech., vol. 36, pp. 1397-1405, Ottobre 1988.

- [57] G. Kompa, F. Van Raay, "Error-corrected large-signal waveform measurement system combining network analyzer and sampling oscilloscope capabilities," *IEEE Trans. Microw. Theory Tech.*, 1990, vol. 38, pp. 358–365.
- [58] R. Tucker and P. Bradley, "Computer-Aided Error Correction of Large-Signal Load Pull Measurements," *IEEE Trans. Microwave Theory Tech.*, vol. MTT-32, Marzo 1984, pp. 296–300.
- [59] W. R. Curtice, "A MESFET Model for Use in the Design of GaAs Integrated Circuits," *IEEE Trans. on Micr. Theory and Tech.*, Vol. 28, No. 5, pp. 448–456, Maggio 1980.
- [60] Y. Tajima, B. Wrona, K. Mishima, "GaAs FET Large-Signal Model and its Application to Circuit Designs," *IEEE Trans. On Electron Devices*, Vol. 28, No. 2, pp. 171–175, Febbraio 1981.
- [61] A. Materka, T. Kacprzak, "Compact DC model of GaAs FETs for large-signal computer calculation," *IEEE Journal of Solid State Circuit*, Vol. 18, No. 2, pp. 211–213, Aprile 1983.
- [62] A. D. Snider, "Charge Conservation and the Transcapacitance Element: An Exposition," *IEEE Trans. On Education*, Vol. 38, No. 4, Novembre 1995.
- [63] I. Angelov, H. Zirath, N. Rorsman, "A new Empirical Nonlinear Model For Hemt And Mesfet Devices," *IEEE Trans. on Micr. Theory and Tech.*, Vol. 40, No. 12, pp. 2258–2266, Dicembre 1992.
- [64] I. Angelov, L. Bengtsson, M. Garcia, "Extension of the Chalmers non linear HEMT and MESFET model," *IEEE Trans. Microwave Theory and Tech.*, Vol. 44, No. 10-I, Ottobre 1996, pp. 1664–1674.
- [65] P. Colantonio, J. A. García, F. Giannini, C. Gómez, N. B. Carvalho, E. Limiti, J. C. Pedro, "High Efficiency and High Linearity Power Amplifier Design," *International Journal of RF and Microwave Computer-Aided Engineering*, Vol. 15, N 5, Settembre 2005, pp. 453–468.
- [66] S. C. Cripps, "RF Power Amplifiers for Wireless Communications," Artech House, 1999.
- [67] B. De Carvalho, J. C. Pedro, "Comprehensive explanation of distortion sideband asymmetries," *IEEE Trans. MTT*, vol. 50, No. 9, Settembre. 2002, pp. 2090 – 2101.
- [68] J. Brinkhoff, A. E. Parker, "Effect of Baseband Impedence on FET Intermodulation," *IEEE Trans. Microwave Theory and Tech.*, vol. 51, NO. 3, pp 1045–1051, Marzo 2003.
- [69] T. Williams; J. Benedikt; P. J. Tasker, "Novel base-band envelope Load Pull architecture," *High Frequency Postgraduated Colloquium 2004*, pp 157 – 161, 6-7 Settembre 2004.
- [70] J. F. Sevic, K. L. Burguer, M. B. Steer, "A novel envelope-termination load-pull methods for ACPR optimization of RF/microwave power amplifiers," in *IEEE MTT-S Int. Microwave Symp. Dig.*, Baltimore, MD, 1998, pp 601–605.
- [71] A. Richards, K. A. Morris, J. P. McGeehan, "Cancellation of Electrical Memory Effects in FET Power Amplifiers," *Proceedings of 2005 European Microwave Conference, EuMW 2005*, Vol. 2, Ottobre 2005, pp 971–974.
- [72] P. Colantonio, F. Giannini, E. Limiti, A. Nanni, "Distortion Sideband Asymmetries in Power Amplifiers through Volterra Series," *Proceedings of the INMMIC Workshop, Rome, Italy*, Novembre 2004, pp. 147–150.
- [73] A. Ferrero, V. Teppati, G. L. Madonna, U. Pisani, "Overview of modern load-pull and other non-linear measurement systems," in *58th ARFTG Conference Digest*, San Diego, USA, Novembre 2001.
- [74] A. Ferrero, U. Pisani, "An improved calibration technique for on-wafer large-signal transistor characterization," *IEEE Trans. Instrum. Meas.*, vol. 47, pp. 360–364, Aprile 1993.
- [75] P. Colantonio, F. Giannini, E. Limiti, A. Ticconi "Prediction of PA Optimum Load by Small Signal Parameters," *Proceedings of INMMiC 2006*, Gennaio 2006, pp 183–186.

Indice delle Figure

Figura 1: Struttura di un pHEMT in GaAs con Gate a Field Plate.....	16
Figura 2: Effetto rispettivamente della lunghezza field plate sul campo elettrico (a) e dell'altezza della passivazione sulla tensione (b) di Breakdown.	17
Figura 3: FET e sua rappresentazione equivalente.	18
Figura 4: Rappresentazione semplificata di un FET a Field Plate, in tecnologia GaAs oppure GaN.	19
Figura 5: Rappresentazione equivalente di una rete 2 porte tempo invariante lineare.	21
Figura 6: Rappresentazione equivalente di una rete 2 porte tempo invariante lineare.	21
Figura 7: Schema del banco di misura a parametri S.	22
Figura 8: Foto della cella base del wafer.	25
Figura 9: Foto al microscopio elettronica del Gate con struttura Field Plate.	25
Figura 10: Foto al microscopio del dispositivo campione.....	26
Figura 11: Guadagno Massimo dei dispositivi con Gate a Field Plate.....	26
Figura 12: Guadagno Massimo dei dispositivi con Gate ad I.....	27
Figura 13: Guadagno di Corto Circuito dei dispositivi con Gate a Field Plate.	27
Figura 14: Guadagno di Corto Circuito dei dispositivi con Gate ad I.	28
Figura 15: Guadagno Massimo dei dispositivi medi con Gate FP e ad I (senza FP), al variare della tensione di alimentazione di Drain.	29
Figura 16: Guadagno di Cortocircuito dei dispositivi medi con Gate FP e ad I (senza FP), al variare della tensione di alimentazione di Drain.	29
Figura 17: S_{11} relativi al campione Gate ad I e Gate a FP al variare della tensione di alimentazione di Drain.	31
Figura 18: Layout del dispositivo attivo P10D (10x100 μm), in tecnologia coplanare (a) ed in microstriscia (b).....	32
Figura 19: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia CPW da 0.5 μm	33
Figura 20: H_{21} misurato dei dispositivi attivi P10D in tecnologia CPW da 0.5 μm	33
Figura 21: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia MS da 0.5 μm	34
Figura 22: H_{21} misurato dei dispositivi attivi P10D in tecnologia MS da 0.5 μm	34

Figura 23: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia CPW da 0.25 μ m.....	35
Figura 24: H_{21} misurato dei dispositivi attivi P10D in tecnologia CPW da 0.25 μ m.....	35
Figura 25: Guadagno Massimo misurato dei dispositivi attivi P10D in tecnologia MS da 0.25 μ m.....	36
Figura 26: H_{21} misurato dei dispositivi attivi P10D in tecnologia MS da 0.25 μ m.....	36
Figura 27: Prestazioni di Guadagno dei dispositivi attivi P10D medi al variare della tecnologia (0.25-0.5 μ m) e modo di propagazione del segnale (MS-CPW).	37
Figura 28: Prestazioni allo stato dell'arte di frequenza di taglio al variare della lunghezza di Gate.	38
Figura 29: Banco di Cold-Source Pull implementato.....	43
Figura 30: Banco di Cold-Source Pull in fase di calibrazione.....	44
Figura 31: Potenza misurata in funzione della temperatura della sorgente di rumore.	48
Figura 32: Banco di Cold-Source Pull in fase di calibrazione con isolatore.....	49
Figura 33: Ricevitore del Banco di Cold-Source Pull in fase di misura.....	52
Figura 34: Banco di Cold-Source Pull in fase di misura.	54
Figura 35: Catena di misura con DUT.....	55
Figura 36: Banco di Cold-Source Pull in fase di misura.	57
Figura 37: Coefficiente di riflessione della sonda di ingresso, chiusa su uno short.....	60
Figura 38: s_{11} misurato del dispositivo QinetiQ @ $V_{DS}=10V$ e 20% I_{DSS} . La linea nera, ed il marker 1, è stata ottenuta per una calibrazione TRL in GaN, la linea blu, ed il marker 3, ottenuta in SOLT su allumina e la linea rossa, ed il marker 2, ottenuta in TRL su allumina,.....	62
Figura 39: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ per la frequenza di 6 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	63
Figura 40: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ per la frequenza di 11 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	63
Figura 41: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ per la frequenza di 16 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	64

Figura 42: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=10\%I_{DSS}$ per la frequenza di 6 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	64
Figura 43: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=10\%I_{DSS}$ per la frequenza di 11 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	65
Figura 44: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=10\%I_{DSS}$ per la frequenza di 16 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	65
Figura 45: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 6 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	66
Figura 46: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 11 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	66
Figura 47: Cifra di Fattore di Rumore estratto per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 16 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	67
Figura 48: Cifra di Fattore di Rumore minima misurata per il dispositivo QinetiQ @ $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$	68
Figura 49: Valore assoluto del coefficiente di riflessione del carico ottimo per il rumore misurato per il dispositivo QinetiQ @ $V_{DS}=10V$	68
Figura 50: Valore di fase del carico ottimo per il rumore misurato per il dispositivo QinetiQ @ $V_{DS}=10V$	69
Figura 51: Cifra di Fattore di Rumore estratto per il dispositivo Selex Sistemi Integrati @ $V_{DS}=2.5V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 5 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	70
Figura 52: Cifra di Fattore di Rumore estratto per il dispositivo Selex Sistemi Integrati @ $V_{DS}=2.5V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 8 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	70
Figura 53: Cifra di Fattore di Rumore estratto per il dispositivo Selex Sistemi Integrati @ $V_{DS}=2.5V$ $I_{DS}=30\%I_{DSS}$ per la frequenza di 10 GHz, i triangoli rossi indicano i carichi sintetizzati all'ingresso del DUT.....	71

Figura 54: Cifra di Fattore di Rumore minima misurata per il dispositivo Selex @ $I_{DS}=30\%I_{DSS}$	71
Figura 55: Cifra di Fattore di Rumore per il dispositivo Selex @ $I_{DS}=30\%I_{DSS}$ imponendo un errore sui carichi sintetizzati di (a) 0 gradi , (b) +5 gradi e (c) -5 gradi.....	73
Figura 56: Dipendenza della Cifra di Fattore di Rumore minima e Γ_{opt} in funzione dell'errore in gradi del carico sintetizzato all'ingresso del FET.	73
Figura 57: Dipendenza della Cifra di Fattore di Rumore minima e valore assoluto di Γ_{opt} in funzione dell'errore in gradi di s_{11} del FET.	74
Figura 58: Esempio di circuito equivalente lineare per FET ad alta frequenza.....	80
Figura 59: Rete distribuita per la rappresentazione del canale	82
Figura 60: Circuito equivalente del dispositivo polarizzato a canale aperto	84
Figura 61: Dispositivo 4x125 Qinetiq in condizione di open canne e cold FET fissata @ $V_{GS}=-4.5V$, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{11} , Y_{12}	85
Figura 62: Dispositivo 4x125 Qinetiq in condizione di open canne e cold FET, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{11} e Y_{12} al variare di α	86
Figura 63: Dispositivo 4x125 Qinetiq in condizione di open channel e cold FET, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{22} . al variare di α	86
Figura 64: Circuito equivalente del dispositivo polarizzato al pinch-off.	87
Figura 65: Dispositivo 4x125 Qinetiq in condizione di pinch-off e cold FET, estrazione della pendenza a bassa frequenza delle parti immaginarie di Y_{11} , Y_{12} e Y_{22}	88
Figura 66: Dispositivo 4x125 Qinetiq in condizione di open channel e cold FET, estrazione della parte reale Z_{11} , Z_{12} e Z_{22} a bassa frequenza fissata la polarizzazione di Gate.	91
Figura 67: Dispositivo 4x125 Qinetiq in condizione di open channel e cold FET, estrazione della parte reale Z_{11} , Z_{12} e Z_{22} a bassa frequenza al variare di Γ	92
Figura 68: Circuito equivalente del dispositivo polarizzato in diretta.....	93
Figura 69: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della parte reale Z_{12} e Z_{22} a bassa frequenza, fissata la polarizzazione di Gate.....	94
Figura 70: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della parte reale Z_{11} in funzione di $1/I_g$	94

Figura 71: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della pendenza della parte immaginaria di Z_{12} e Z_{22} a bassa frequenza.....	95
Figura 72: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della pendenza della parte immaginaria di Z_{11} rispettivamente per un debole ed un alto forward.	96
Figura 73: Dispositivo 4x125 Qinetiq in condizione di diretta e cold FET, estrazione della pendenza della parte immaginaria di Z_{11} al variare della corrente I_g	97
Figura 74: Dispositivo 4x125 Qinetiq in condizione di canale aperto e cold FET, estrazione della pendenza della parte immaginaria di Z_{12} e Z_{21} fissata la polarizzazione GS.....	98
Figura 75: Dispositivo 4x125 Qinetiq in condizione di canale aperto e cold FET, estrazione della pendenza della parte immaginaria di Z_{11} fissata la polarizzazione GS.....	99
Figura 76: Dispositivo 4x125 Qinetiq, G_{ds} e g_m al variare delle alimentazioni quiescenti.....	102
Figura 77: Dispositivo 4x125 Qinetiq, C_{ds} e C_{gd} al variare delle alimentazioni quiescenti.	103
Figura 78: Dispositivo 4x125 Qinetiq, R_i e C_{gs} al variare delle alimentazioni quiescenti.	103
Figura 79: Dispositivo 4x125 Qinetiq, τ al variare delle alimentazioni quiescenti.....	103
Figura 80: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{11,misurati}$ e $S_{22,misurati}$ (linee blu) con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=10\%I_{DSS}$	104
Figura 81: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{21,misurati}$ (linee blu) in modulo e fase con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=10\%I_{DSS}$	104
Figura 82: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{11,misurati}$ e $S_{22,misurati}$ (linee blu) con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=20\%I_{DSS}$	105
Figura 83: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{21,misurati}$ (linee blu) in modulo e fase con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=20\%I_{DSS}$	105
Figura 84: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{11,misurati}$ e $S_{22,misurati}$ (linee blu) con il modello a circuito equivalente per $V_{DS}=10V$ e $I_{DS}=30\%I_{DSS}$	106
Figura 85: Dispositivo 4x125 Qinetiq, confronto dei parametri $S_{21,misurati}$ (linee blu) in modulo e fase con il modello a circuito equivalente per $V_{DS}=10 V$ e $I_{DS}=30\%I_{DSS}$	106
Figura 86: Schema a blocchi del banco di misura per misure di rumore F_{50}	112
Figura 87: Confronto fra le misure F_{50} (linee continue) e le simulazioni associate ai 3 modelli (linee tratteggiate) al variare della frequenza da 2-18 GHz.	113
Figura 88: F_{min} simulato associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.....	114

Figura 89: R_n simulato associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.....	114
Figura 90: Modulo di G_{opt} simulato, associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.	115
Figura 91: Angolo di G_{opt} simulato, associato ai 3 modelli a temperatura equivalente di rumore, al variare della frequenza da 0-30GHz.	115
Figura 92: Confronto fra i contorni di NF misurati tramite Cold-Source Pull (linee sottili) e NF ottenuti tramite elaborazione con Algoritmi di Lane per la polarizzazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ a 6 GHz.....	119
Figura 93: Confronto fra i contorni di NF misurati tramite Cold-Source Pull (linee sottili) e NF ottenuti tramite elaborazione con Algoritmi di Lane per la polarizzazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ a 11 GHz.....	119
Figura 94: Confronto fra i contorni di NF misurati tramite Cold-Source Pull (linee sottili) e NF ottenuti tramite elaborazione con Algoritmi di Lane per la polarizzazione $V_{DS}=10V$ $I_{DS}=20\%I_{DSS}$ a 16 GHz.....	120
Figura 95: Confronto fra gli NF minimi estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).....	120
Figura 96: Confronto fra gli R_n estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).....	121
Figura 97: Confronto fra i moduli dei Γ_{opt} estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).....	121
Figura 98: Confronto fra le fasi dei Γ_{opt} estratti al variare della frequenza e della polarizzazione tramite Cold-Source Pull (linee tratteggiate) e modello a temperatura equivalente di rumore (linee continue).....	122
Figura 99: Confronto fra i quattro parametri di Rumore estratti tramite algoritmo Lane (linee continue), in funzione di un errore sulla fase del carico sintetizzato in ingresso al FET, ed i parametri di Rumore del modello circuitale a temperatura equivalente di rumore (linee tratteggiate).	123
Figura 100: Andamento della corrente di Drain in funzione del t_{on} , fissato il duty cycle.	137
Figura 101: Curve I/V in DC dei dispositivi ad I Gate GaAs (10x100 μm).	139

Figura 102: Gds in DC dei dispositivi ad I Gate GaAs (10x100μm) al variare della polarizzazione V_{DS} .	140
Figura 103: Gm in DC dei dispositivi ad I Gate GaAs (10x100μm) al variare della polarizzazione V_{DS} .	140
Figura 104: Curve I/V impulsate di dispositivi ad I Gate con polarizzazione DC $V_{DS}=0, V_{GS}=0$.	141
Figura 105: Curve I/V impulsate per i dispositivi a I Gate con polarizzazione DC $V_{DS}=8, V_{GS}=-0.3$.	141
Figura 106: Curve I/V impulsate e DC per i dispositivi a I Gate, rispettivamente linee continue e linee tratteggiate.	142
Figura 107: Curve I/V impulsate per i dispositivi FP con polarizzazione DC $V_{DS}=8V, V_{GS}=-0.3V$.	143
Figura 108: Curve I/V @ $V_{GS}=-1V$ impulsata per i dispositivi a Field Plate con polarizzazione DC $V_{DS}=14, V_{GS}=-0.3V$.	143
Figura 109: Curve I/V impulsate per i dispositivi FP con polarizzazione DC $V_{DS}=14V, V_{GS}=-0.3V$.	144
Figura 110: Curve I/V impulsate per i dispositivi a I Gate e a Field Plate, rispettivamente linee continue e linee tratteggiate.	144
Figura 111: Curve I/V in DC del dispositivo medio GaN (10x100μm) coplanare.	145
Figura 112: Curve I/V in DC del dispositivo medio GaN (10x100μm) microstriscia.	145
Figura 113: Curve I/V impulsate per il dispositivo GaN (10x100μm) per polarizzazioni quiescenti, $V_{DS}=0V$ $V_{GS}=0V$ e $V_{DS}=25V$ $V_{GS}=-8V$ rispettivamente linee continue e linee tratteggiate.	146
Figura 114: Curve I/V impulsate per il dispositivo GaN (10x100) per polarizzazioni quiescenti, $V_{DS}=0V$ $V_{GS}=0V$ e $V_{DS}=25V$ $V_{GS}=-5V$ rispettivamente linee continue e linee tratteggiate.	147
Figura 115: Rappresentazione di un treno di impulsi di ampiezza A nel tempo.	149
Figura 116: Curva di carico dato un segnale CW iniettato al Gate di un GaAs FP.	150
Figura 117: Curve di carico resistivi e reattive dato un segnale CW iniettato al Gate di un GaAs FP.	151
Figura 118: Segnale dinamico applicato a fondamentale e seconda armonica e la risultante del segnale a RF e della componente DC.	155
Figura 119: Banco implementato per misure I/V a RF.	156

Figura 120: Grafo di flusso relativo ai coefficienti di errore del banco implementato per misure I/V a RF.	157
Figura 121: Grafo di flusso relativo al ponte riflettometrico.....	158
Figura 122: Calibrazione della rete di ingresso.	160
Figura 123: Misura dei parametri [S] della rete di uscita.	160
Figura 124: Misura del coefficiente di trasmissione T_E	162
Figura 125: Schema logico della rete di Tuning.....	165
Figura 126: Schema Elettrico dello SPDT RK Panasonic.....	166
Figura 127: Confronto di S_{11} ON tramite calibrazione del nuovo banco implementato e tramite VNA..	166
Figura 128: Confronto di S_{21} ON tramite calibrazione del nuovo banco implementato e tramite VNA.....	167
Figura 129: Confronto di S_{21} OFF tramite calibrazione del nuovo banco implementato e tramite VNA.....	167
Figura 130: Schema elettrico del Multiplexer analogico DG406B della Vishay.....	168
Figura 131: Board implementata per la sintesi di differenti carichi di uscita, a) lato UP o RF e b) lato Bottom o DC.	169
Figura 132: Banco di misura di caratterizzazione delle caratteristiche di uscita I/V di transistori ad alta frequenza.....	170
Figura 133: Forme d'onda nel tempo misurate per la tensione Gate-Source, tensione Drain-Source e corrente di Drain per un carico sintetizzato dalla rete di tuning pari a $14+j4 \Omega$ (linee a puntini), 50Ω (linee continue), $76-j58 \Omega$ (linee tratteggiate).	171
Figura 134: Curve di carico misurate per un'impedenza sintetizzata dalla tuning network pari a $14+j4 \Omega$ (linea a puntini), 50Ω (linea continua), $76-j58 \Omega$ (linea a trattini).	172
Figura 135: Confronto fra le curve dinamiche I/V misurate attraverso il banco proposto (rettangoli) ed il set-up impulsato della GaAsCode (linee).....	173
Figura 136: Deviazione delle misure di i_d effettuate dal sistema di misura impulsato commercial ed il nuovo banco al variare del carico sintetizzato.....	174
Figura 137: Corrente I_{DC} al variare del carico sintetizzato.....	174
Figura 138: Schema a blocchi del banco di Load Pull utilizzato.	177
Figura 139: Curve di livello di potenza di uscita dei GaAs FET con Gate ad I, polarizzati a $V_{DS}=8V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i	

rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.	178
Figura 140: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=8V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	179
Figura 141: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=10V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	180
Figura 142: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=12V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	180
Figura 143: Curve di livello di potenza di uscita dei GaAs FET con Gate a Field Plate, polarizzati a $V_{DS}=14V$ $I_{DS}=25\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	181
Figura 144: P_{in} - P_{out} nelle condizioni di carico ottimo per la potenza per i FET con e senza Field Plate, polarizzati a $V_{DS}=8-10-12-14V$ $I_{DS}=25\%I_{MAX}$	181
Figura 145: Densità di potenza a mm per i FET con Field Plate, polarizzati a $V_{DS}=8-10-12-14V$ $I_{DS}=25\%I_{MAX}$	182
Figura 146: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=20V$ $I_{DS}=30\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	183
Figura 147: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=30V$ $I_{DS}=30\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	184
Figura 148: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=40V$ $I_{DS}=30\%I_{MAX}$, a 3dB di compressione del	

Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	184
Figura 149: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=20V$ $I_{DS}=15\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	185
Figura 150: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=30V$ $I_{DS}=15\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	185
Figura 151: Curve di livello di Guadagno di Trasduzione (a) e potenza di uscita (b) dei GaN FET, polarizzati a $V_{DS}=40V$ $I_{DS}=15\%I_{MAX}$, a 3dB di compressione del Guadagno di Trasduzione, i rettangoli indicano i coefficienti di riflessione di uscita per cui si sono effettuate le misure.....	186
Figura 152: Prestazioni di densità di potenza a mm (a) e Guadagno di Trasduzione (b) dei GaN FET, polarizzati con $I_{DS}=15\%I_{MAX}$ ed $I_{DS}=30\%I_{MAX}$, al variare dell'alimentazione Drain-Source a 3dB di compressione del Guadagno di Trasduzione.	186
Figura 153: Circuito equivalente non lineare tipico di un dispositivo ad effetto di campo.....	190
Figura 154: Determinazione dei parametri I_{pks} , V_{pks} del modello di Angelov Zirath.....	192
Figura 155: Determinazione dei parametri V_{pko} e ΔV_{pk} del modello di Angelov Zirath.	192
Figura 156: Determinazione dei parametri λ , α_r e α_s del modello di Angelov Zirath.	193
Figura 157: Curve I/V in DC del dispositivo attivo in GaN, in tecnologia coplanare con lunghezza di Gate $0.5\mu m$ e avente periferia di Gate 1mm,.	197
Figura 158: Andamento di g_{ds} e g_m al variare delle alimentazioni quiescenti applicate.....	197
Figura 159: Andamento di C_{gs} e C_{gd} al variare delle alimentazioni quiescenti applicate.....	197
Figura 160: Andamento di R_i e C_{ds} al variare delle alimentazioni quiescenti applicate.....	198
Figura 161: Andamento di τ al variare delle alimentazioni quiescenti applicate.	198
Figura 162: Andamento di C_{gd} modellizzata tramite la funzione analitica di Angelov Zirath, punti rossi, e valori ottenuti nell'estrazione dell'intrinseco, cerchi blu, al variare delle alimentazioni quiescenti applicate.....	199

Figura 163: Andamento di C_{gs} modellizzata tramite la funzione analitica di Angelov Zirath, punti rossi, e valori ottenuti nell'estrazione dell'intrinseco, cerchi blu, al variare delle alimentazioni quiescenti applicate.....	199
Figura 164: Nuovo modello non lineare del generatore di corrente.....	200
Figura 165: Andamento di I_{ds} modellizzata tramite la funzione analitica di Angelov Zirath, linee blu, e valori ottenuti tramite misure impulsate, cerchi magenta, al variare delle alimentazioni quiescenti applicate.....	202
Figura 166: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=15V$ e $I_{DS}=10\%I_{DSS}$	203
Figura 167: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$	203
Figura 168: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=15V$ e $I_{DS}=30\%I_{DSS}$	204
Figura 169: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=18V$ e $I_{DS}=10\%I_{DSS}$	204
Figura 170: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$	205
Figura 171: Confronto fra i parametri [S] misurati e simulati per l'alimentazione $V_{DS}=18V$ e $I_{DS}=30\%I_{DSS}$	205
Figura 172: Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 4 GHz.....	206
Figura 173: Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 4 GHz.....	206
Figura 174: Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 4 GHz.....	207
Figura 175: Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 4 GHz.....	207

- Figura 176:** Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz. 208
- Figura 177:** Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=15V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz. 208
- Figura 178:** Confronto fra il Load Pull simulato a 3dB di compressione del Guadagno di Trasduzione e il carico ottimo individuato dal Politecnico di Torino per $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz. 209
- Figura 179:** Confronto fra le curve AM/AM misurate e simulate per un carico pari a 50 Ohm (a) ed il carico ottimo individuato dal Politecnico di Torino (b) per $V_{DS}=18V$ e $I_{DS}=20\%I_{DSS}$ a 10 GHz. 209
- Figura 180:** Modello semplificato del FET utilizzato nell'analisi di Volterra. 212
- Figura 181:** Confronto fra il valore assoluto di s_{21} (cerchi rossi) e s_{12} (cerchi blu) misurati e s_{21} (linea nera) del modello semplificato fino a 6 GHz per $V_{GS}=-4.5V$ e $V_{DS}=30V$ 212
- Figura 182:** Confronto fra i parametri [S] misurati (cerchi) ed il modello semplificato fino a 6 GHz per $V_{GS}=-4.5V$ e $V_{DS}=30V$ 213
- Figura 183:** Piano dei coefficient di riflessione di uscita: curve di livello di PAE misurata (linee continue rosse), P_{out} misurata (linee continue verdi), e curve simulate di suscettanza costante viste a frequenza fondamentale dal generatore di corrente intrinseco (linee tratteggiate blu) @ 10dBm di potenza di ingresso per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull. 217
- Figura 184:** Piano dei coefficient di riflessione di uscita: curve simulate di suscettanza costante viste a frequenza fondamentale dal generatore di corrente intrinseco (linee tratteggiate blu), (a) curve di livello di asimmetria dell'intermodulazione misurata (linee continue rosse), (b) intermodulazione inferiore misurata (linee continue verdi) @ 10 dBm di potenza di ingresso per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull. 218
- Figura 185:** Piano dei coefficient di riflessione di uscita: curve simulate di suscettanza costante viste a seconda armonica dal generatore di corrente intrinseco (linee tratteggiate blu) e curve di livello di asimmetria dell'intermodulazione misurata

(linee continue rosse), @ 10 dBm di potenza di ingresso per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull.....	219
Figura 186: Piano dei coefficient di riflessione di uscita: curva simulate di suscettanza costante=0 vista a seconda armonica dal generatore di corrente intrinseco (linee tratteggiate blu), curve simulate di conduttanza costante vista a seconda armonica dal generatore di corrente intrinseco (linee tratteggiate verdi), curve di livello di C/I_3 (linee continue rosse), @ 30 dBm di potenza di uscita per ogni tono; i rettangoli indicano i carichi misurati tramite il banco di Load Pull.....	220
Figura 187: Confronto fra la potenza di uscita relativa alle condizioni di AO (linea nera) e PO (linea rossa); andamento del Guadagno associato fra le condizioni AO (linea blu) e PO (linea magenta).....	221
Figura 188: Confronto fra le prestazioni di PAE relative alle condizioni di AO (linea nera) e PO (linea rossa).	221
Figura 189: Confronto fra le prestazioni di asimmetria di intermodulazione relative alle condizioni di AO (linea nera) e PO (linea rossa).	222
Figura 190: Confronto fra le prestazioni di $C/I_{3,superiore}$ e $C/I_{3,inferiore}$ relative alle condizioni di AO (linea nera) e PO (linea rossa) rispetto la potenza di uscita.....	222